[发明专利]数据读取方法、存储器储存装置及其控制器

说明书

技术领域

本发明涉及一种用于可重写式非易失性存储器的数据读取方法，特别是涉及一种在从可重写式非易失性存储器中所读取的数据无法被校正时重新调整读取电压以正确地读取数据的方法，及使用此方法的存储器控制器与存储器储存装置。

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对数字内容的储存需求也急速增加。由于快闪存储器(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合使用者随身携带作为数字文件传递与交换的储存媒体。固态硬盘(Solid State Drive，SSD)就是以快闪存储器作为储存媒体的一个例子，并且已广泛使用于计算机主机系统中作为主硬盘。

目前的快闪存储器主要分为两种，分别为或非型快闪存储器(NORFlash)及与非型快闪存储器(NAND Flash)。快闪存储器亦可根据每一存储单元可储存的数据位数而区分为多层存储单元(Multi-Level Cell，MLC)快闪存储器及单层存储单元(Single-Level Cell，SLC)快闪存储器。SLC快闪存储器的每个存储单元仅能储存1个位数据，而MLC快闪存储器的每个存储单元可储存至少2个以上的位数据。例如，以4层存储单元快闪存储器为例，每一存储单元可储存2个位数据(即，″11″、″10″、″00″与″01″)。

在快闪存储器中，存储单元会由位线(Bit Line)与字线(Word Line)来串起而形成一存储单元阵列(memory cell array)。当控制位线与字线的控制电路在读取或写入数据到存储单元阵列的指定存储单元时，其他非指定的存储单元的浮动电压可能会受到干扰(disturb)，进而造成错误位(即，控制电路从存储单元中所读取的数据(亦称为读取数据)与原先所写入的数据(亦称为写入数据不同)。或者，当快闪存储器亦可能因长期闲置、存储器漏电、或是多次擦除或写入等因素而造成磨耗(Wear)情况时，存储单元中的浮动电压亦可能改变而造成错误位。

一般来说，存储器储存装置会配置错误校正电路。在写入数据时，错误校正电路会为所写入的数据产生错误校正码，并且在读取数据时，错误校正电路会依据对应的错误校正码来为所读取的数据进行错误校正解码(亦称为错误校正程序)，由此更正错误位。然而，错误校正电路所能够校正的错误位数是有限的，一旦所读取的数据的错误位的个数超过错误校正电路所能校正的错误位的个数时，所读取的数据将无法被校正。此时，主机系统将无法正确地从存储器储存装置中读取到正确的数据。由于工艺的演进或存储器本身的硬件架构的特性造成错误位越来越多(如多层存储单元快闪存储器的每一存储单元可储存的位数越多其可能产生的错误位亦较SLC为多)，因此，如何确保所读取的数据的正确性，成为本领域技术人员所关注的议题。

发明内容

本发明提供一种数据读取方法、存储器控制器与存储器储存装置，其能够正确地读取储存于可重写式非易失性存储器中的数据。

本发明范例实施例提出一种数据读取方法，用于一可重写式非易失性存储器模块，其中此可重写式非易失性存储器模块具有多个实体页面。本数据读取方法包括将这些实体页面分组为多个实体页面群；并且为每一实体页面群设定一个对应的阈值电压组，其中每一位组数据读取电压组包括多个阈值电压。本数据读取方法也包括分别地使用对应的阈值电压组从这些实体页面群的实体页面中读取数据。本数据读取方法还包括，当从其中一个实体页面群的其中一个实体页面中读取的数据无法藉由错误校正电路来校正时，更新对应此实体页面群的阈值电压组。

本发明范例实施例提出一种数据读取方法，用于一可重写式非易失性存储器模块，其中此可重写式非易失性存储器模块具有依序排列的多个实体页面。本数据读取方法包括：使用至少一阈值电压从这些实体页面之中的第一实体页面中获取第一数据；并且判断此第一数据是否可藉由错误校正电路来校正而产生对应第一实体页面的第一已校正数据。本数据读取方法也包括，倘若第一数据无法藉由错误校正电路来校正而产生对应第一实体页面的已校正数据时，从这些实体页面之中的第二实体页面中获取第二数据，其中第二实体页面是邻近第一实体页面，并且第二数据可藉由错误校正电路来校正而产生对应第二实体页面的第二已校正数据。本数据读取方法亦包括：藉由比对第二数据与对应第二实体页面的第二已校正数据来获得一错误位信息；依据此错误位信息来计算至少一补偿电压；藉由所计算的补偿电压来将阈值电压调整成已调整阈值电压；以及使用已调整阈值电压从第一实体页面获取另一第一数据并且藉由错误校正电路来校正此另一第一数据以产生对应第一实体页面的第一已校正数据。