[发明专利]非易失性半导体存储器设备及其生产方法

说明书

技术领域

本发明涉及一种非易失性半导体存储器设备，更具体来说，本发明涉及一种利用了可变电阻元件的非易失性半导体存储器设备，所述可变电阻元件具有第一电极、第二电极以及形成在这些电极之间的可变电阻器，其中通过在这两个电极之间施加电压来使得由这两个电极之间的电流-电压特性所表示的电阻态可逆地变换到两个或更多个不同电阻态，并且可以按照非易失性的方式保持所述变换后的电阻态；本发明还涉及一种用于生产所述非易失性半导体存储器设备的方法。

背景技术

随着移动电子设备的流行，需要大容量且便宜的非易失性存储器能够在断电时保持所存储的数据。为了满足这一要求，已经陆续开发出多种非易失性存储器，比如闪速存储器、铁电存储器（FeRAM）、磁阻改变存储器（MRAM）、相位改变存储器（PCRAM）、固态电解质存储器（CBRAM）、以及电阻改变存储器（RRAM）（参照W. W Zhuang等人的“Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)”，IEDM Technical Digest，第193-196页，2002年12月）。在上述的非易失性存储器中，所述RRAM特别引人注意，这是因为可以执行高速写入，并且可以把简单的二元过渡金属氧化物用作其材料，从而可以令其容易生产并且对于现有的CMOS工艺具有高度亲和性。

在利用了所述RRAM的存储器单元阵列中，可以实施最高容量的存储器单元与阵列结构的组合是具有1R结构的交叉点型存储器单元阵列。然而，当使用具有1R结构的所述交叉点型存储器单元阵列时，必须采取措施防止泄漏电流。因此，作为避免所述泄漏电流问题的电流限制元件，已经提出了具有晶体管的被称作1T1R结构的或者具有二极管的1D1R结构的存储器单元结构（参照日本专利申请特许公开No. 2004-363604；日本专利申请特许公开No. 2008-198941；I. G. Baek等人的“Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses”，IEDM Technical Digest，2004年12月；以及Z. Wei等人的“Highly Reliable TaOx ReRAM and Direct Evidence of Redox Reaction Mechanism”，IEDM Technical Digest，第293-296页，2008年12月）。

图12是根据上述常规技术的非易失性半导体存储器设备的存储器单元阵列500的横截面结构图，以及图13是等效电路图。在这种配置中，一个存储器单元由选择晶体管502和可变电阻元件504构成。所述选择晶体管502由栅极绝缘膜510、栅极电极512、漏极区514和源极区516构成，并且被形成在半导体衬底508的上表面上，其中元件隔离区506被形成在所述半导体衬底508中。另外，所述可变电阻元件504由下方电极522、可变电阻器524、以及上方电极526构成。

所述晶体管502的栅极电极512充当字线（WL），以及源极线（SL）518通过形成在第一层间绝缘膜532中的接触插头536被电连接到所述晶体管502的源极区516。另外，位线（BL）520通过形成在第三层间绝缘膜534中的接触插头539被电连接到被所述层间绝缘膜534所覆盖的所述可变电阻元件504的上方电极526，同时所述可变电阻元件504的下方电极522通过形成在第二层间绝缘膜533中的接触插头538和金属布线（wiring）519以及形成在所述第一层间绝缘膜532中的接触插头537被电连接到所述晶体管502的漏极区514。此外，所述位线520还通过接触插头535被连接到下层金属布线521，以便连接到外围电路。另外，在所述存储器单元阵列500中，如图13中的等效电路图所示，两个存储器单元共享一条源极线518。

因此，根据其中所述选择晶体管502和所述可变电阻元件504被串联布置的配置，通过所述字线512的电位改变而选择的存储器单元中的晶体管被接通，并且只有在通过所述位线520的电位改变而选择的存储器单元中的可变电阻元件504中才能选择性地执行编程或擦除。

图12中示出的常规的存储器单元阵列500通常是根据图14中所示的流程图来生产的。另外，下面的描述中的步骤分别对应于图14中所示的流程图的步骤。