[发明专利]一种极低导通电阻浅槽埋沟VDMOS器件

说明书

技术领域

一种极低导通电阻浅槽埋沟VDMOS器件，属于半导体器件技术领域。

背景技术

功率MOSFET(金属氧化物半导体场效应晶体管)是在MOS集成电路工艺基础上发展起来的新一代电力开关器件。垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。

VDMOS器件在低压应用领域，可以得到较理想的导通电阻和开关特性，但是随着集成电路应用的电源电压不断降低，由功率器件导通电阻产生的导通损耗成为制约整个电路系统能效的一个瓶颈，所以使低压功率器件获得较低的导通损耗一直是功率器件不断向前发展的一个方向。

传统的VDMOS器件，如图1所示，其中多晶硅栅8采用的是平面栅结构，电流在流向与表面平行的沟道11时，栅极下面P型体区5由于半导体表面反型形成的反型层沟道是电流的必经之路，它成为电流通道上的一个串联电阻，并且在低压时VDMOS沟道电阻远远大于JFET电阻，成为VDMOS导通电阻最大组成部分。正是由于这个反型层沟道形成的沟道电阻的存在，使得传统低压VDMOS器件难以获得较低的导通损耗。

文献B.Jayant Baliga，Fellow IEEE，Tsengyou Syau and Prasad Venkatraman，TheAccumulation-Mode Field-Effect Transistor A New Ultralow On-Resistance MOSFET，IEEEELECTRON DEVICE LETTERS，VOL.13，NO.8，AUGUST 1992，提供了一种沟槽栅积累型超低导通电阻MOSFET器件，其中多晶硅栅采用了沟槽栅结构代替平面栅结构，该结构中不存在P型体区并且沟槽栅一直延伸到N+漏区，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的N-外延层区内形成了垂直于硅片表面的沟道。工作时电流从N+源区直接流进垂直沟道而进入N+漏区，使得原胞密度增加，改善了器件的导通特性，降低了导通电阻，从而获得了较低的导通损耗。但是此种结构对制造工艺提出了更高的要求，并且反向泄漏电流大。文献Syotaro Ono，Yusuke Kawaguchi，and Akio Nakagawa，New Fine Trench MOSFET with UltraLow On-Resis tance，ISPSD 2003，April 14-17，对上述文件提出的结构进行了改进，在耐压能够达到33V的条件下，虽然能得到当时最低的比导通电阻10mΩ.mm²，但是此文献提出的器件结构仍然采用槽栅型，且泄漏电流仍较大。文献Baoxing Duan，Yintang Yang，Bo Zhang，andXufeng Hong，Folded-Accumulation LDMOST：New Power MOS Transistor With Very LowSpecific On-Resistance，IEEE ELECTRON DEVICE LETTERS，VOL.30，NO.12，DECEMBER2009，提出了一种新型的横向低压器件结构，在满足耐压为27.4V，且能够获得当时最低的比导通电阻4.6mΩ.mm²，但此文献提出的器件结构工艺实现也较为复杂。

所提出的一种极低导通电阻浅槽埋沟金属氧化物半导体，采用埋沟结构、简单的工艺、极少的掩模板，在满足耐压31.3V和泄漏电流水平与传统结构基本相当的情况下，可以实现极低的比导通电阻9.5mΩ.mm²。

发明内容

本发明提供一种极低导通电阻浅槽埋沟VDMOS器件，采用埋沟结构和浅槽金属源电极结构，在不影响器件耐压的情况下，用简单的工艺，获得极低的导通电阻，同时能够提高器件的散热性能。

本发明技术方案如下：