[发明专利]JTAG下载方式下FPGA逻辑代码的下载方法

说明书

技术领域

本发明涉及现场可编程门阵列(FPGA，Field Programmable Gate Array)配置技术，尤其涉及一种联合测试行动组(JTAG，Joint Test Action Group)下载方式下FPGA逻辑代码的下载方法。

背景技术

FPGA是一种电路逻辑器件，同时具有静态可重复编程和在线动态重构特性。这种电路功能表现为硬件但是却可以像软件一样通过编程的方式来修改，从而大大提高了电子系统的通用性和设计灵活性。FPGA的特性使得它在电路系统中广泛使用，在一块电路板或者一个阵列系统中常常集成了几个甚至数十个FPGA。

在多FPGA处理系统中，常常需要系统利用CPU完成对多片FPGA逻辑代码的下载。当需要下载多片FPGA时，通常使用两种方法。一种是采用联合测试行动组(JTAG，Joint Test Action Group)菊花链结构，如图1所示，将多个FPGA用菊花链连接起来串行下载。该方法的缺点是各个FPGA的下载需要独占数据链路，下载的总时间是下载单个FPGA时间之和；并且如果菊花链中的某一片FPGA损坏，便可能导致整条菊花链上的器件加载失败；此外，从信号质量以及信号延时上考虑也限制了菊花链所能挂载器件的数量。另一种方法是将每个FPGA的JTAG信号并联起来进行下载，其结构如图2所示，但这种方法适用于相同逻辑代码的FPGA下载，如果要给不同型号的FPGA下载逻辑代码，则需要占用CPU的其他口线。而且，CPU只能同时处理一个测试数据输出(TDO)信号，也就是说如果多片FPGA中有个别FPGA下载失败，无法直接通过JTAG方式找到有问题的FPGA。

在当前的复杂阵列系统如背板系统和层叠板系统中，出现多块FPGA芯片、多种型号FPGA、同种型号FPGA不同代码的例子也越来越多，以上的两种配置方式均无法满足新系统的调试需求。

对于产品的生产和维护来说，譬如对于一件组装完成的产品进行测试或者升级代码版本，拆开产品或者使用调试用的下载设备都是广受工程人员诟病的，因为这样面临着时间风险和保密风险。

因此，目前业界迫切需要一种更加方便快捷的FPGA下载方式，在时间、成本和灵活性上取得优势。

发明内容

本发明提供了一种JTAG下载方式下FPGA逻辑代码的下载方法，用于对2片以上相同或者不同型号的FPGA下载任意(相同或不同)的逻辑代码，尤其适用于对多型号多FPGA下载多套逻辑代码，能够有效减少下载时间，从而提高FPGA调试效率。

一种JTAG下载方式下FPGA逻辑代码的下载方法，包括：

(1)将CPU的通讯端口连接到CPLD的通讯端口，形成CPU和CPLD的通讯口线；

将由CPU端口所模拟的JTAG下载信号中的TMS(测试模式选择)信号、TCK(测试时钟输入)信号、TDO(测试数据输出)信号和TDI(测试数据输入)信号连接到一片CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)中；所述的CPLD的若干JTAG下载信号端口标记为TMS_x，TDO_x，TCK_x和TDI_x，其中，x为FPGA在该系统中的编号，分别独立连接到编号为x的FPGA的相应JTAG下载信号端口上；所述的CPLD中，根据与CPLD相连的各FPGA的编号、类型和逻辑代码的信息，载入相应的CPLD代码；所述的CPLD代码是经过严密试验证明了的，在系统设计的生命周期中无需更改；

(2)CPU通过所述的通讯口线向CPLD写入寄存器值，CPLD据此来判断各FPGA当前是否进行逻辑代码下载：对于系统中某个编号为x的待下载逻辑代码的FPGA而言，如果其在被选择下载之列，CPLD将来自CPU端口的TMS、TCK和TDI信号直接输出到该FPGA的对应JTAG下载信号端口(TMS_x，TCK_x和TDI_x)，将逻辑代码下载到该FPGA；否则，CPLD与该FPGA的对应JTAG下载信号端口连接的管脚保持高阻状态；