[发明专利]机械强度测试设备、半导体装置的制造方法与测试方法

说明书

技术领域

本发明涉及一种制造方法与测试设备，且特别是涉及一种半导体装置的制造方法与机械强度测试设备。

背景技术

随着电脑及通讯等产品功能的快速发展及提升，近年来半导体相关产业为了满足电子产品多元化及轻薄微小化等功能的需求，使得芯片封装制作工艺业逐渐脱离传统的技术而朝向高功率、高密度、低成本、轻、薄、短、小等高精密度制作工艺发展，而三维堆叠式芯片(3D stacked IC)的技术发展便是用来满足这些需求。虽然三维堆叠式芯片的概念早在数年前就已被提出，但以半导体制作工艺进入纳米等级后，最待克服的问题就是硅导通孔(through silicon via，TSV)的合格率问题。如何测试TSV的强度及其合格率，更是可靠度测试中最主要的议题。以目前的测试方法中，大多是在3DIC堆叠完成后才做可靠度测试，而往往其中的TSV结构在芯片堆叠前就已经属于不良品，使用不良的TSV进行芯片堆叠的制作工艺就变成是浪费成本时间且无效益。所以，如何在芯片堆叠前检测TSV的强度及合格率就变的十分重要。

传统在封装测试方法中，常使用剪力测试(Shear test)将锡球推动，以测试球闸阵列封装(Ball Grid Array，BGA)结构的锡球强度，以是否破坏锡球的规范力量得到锡球的可靠度。另外，一般打线接合(wire bond)的封装结构是利用钩子将导线钩段与否做可靠度的判断标准。一般3DIC integration制作工艺，如图17所示，在制作电镀铜TSV与Cu CMP(Chemical MechanicalPolishing/Planarization，化学机械研磨法)后，需要对TSV做强度测试，但目前并无TSV结构强度测试设备与方法。

发明内容

本发明目的是避免后续利用含TSV的芯片做好3D堆叠时才发现TSV结构失效的情形。

本发明提供一种半导体装置的制造方法，可解决不良硅导通孔造成半导体装置的制造成本提高的问题。

本发明提供一种机械强度测试设备，可在应用硅导通孔进行芯片堆叠前对硅导通孔进行机械强度测试。

本发明提供一种半导体装置的测试方法，可解决不良硅导通孔造成半导体装置的制造成本提高的问题。

为达上述目的，本发明的半导体装置的制造方法包括下列步骤，提供一晶片，该晶片具有一第一表面与一第二表面；形成多数盲孔于该晶片的第一表面上；形成一绝缘层于该盲孔壁与该晶片的第一表面上；形成一导电柱于该盲孔内，使该导电柱的第一表面露出该绝缘层；提供一外力于该导电柱的第一表面，通过该导电柱破坏与否判断该导电柱的机械强度。

本发明的机械强度测试设备包括一测试治具、一驱动器以及一数据记录器。测试治具用以测试一待测物的一绝缘层、多个导电柱其中之一与导电柱所在的一开孔的孔壁之间的结合强度。该测试治具包括一施力机构，对该待测物施予一外力，通过该导电柱破坏与否判断该导电柱的机械强度。驱动器连接并驱动测试治具。数据记录器用以记录驱动器提供给测试治具的驱动能量。

本发明的半导体装置的测试方法包括下列步骤，提供一待测物，该待测物包括一晶片、一绝缘层与多个导电柱，该晶片具有相对的一第一表面与一第二表面，该晶片的第一表面具有多个盲孔，该绝缘层覆盖该盲孔的孔壁，该盲孔内充填一导电柱；提供一外力于该导电柱的第一表面，通过该导电柱破坏与否判断该导电柱的机械强度；以及在通过前一步骤测试后，自该晶片切割出多数芯片，并经该导电柱电连接一元件。

基于上述，本发明的半导体装置的制造方法先测试导电柱的机械强度，确认合格后才进行芯片后续的制作工艺，可降低制作工艺成本。本发明的机械强度测试设备可测试导电柱的机械强度。本发明的半导体装置的测试方法可建立各种尺寸的导电柱所对应的标准结合强度的数据库。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明一实施例的半导体装置的制造方法的流程图；

图2A至图2O为本发明另一实施例的半导体装置的制造方法的局部剖面示意图；

图3是图2D的待测物的上视图；

图4A与图4B为本发明再一实施例的半导体装置的制造方法的机械强度测试的局部剖面示意图；

图5A为本发明又一实施例的半导体装置的制造方法的机械强度测试的局部剖面示意图；

图5B与图5C为本发明再一实施例的半导体装置的制造方法的机械强度测试的局部剖面示意图；