[发明专利]半导体元件和用于制造半导体元件的方法

说明书

相关申请的交叉参考

申请包含与2009年12月28日向日本专利局提交的日本优先权专利申请JP 2009-298319所公开的内容相关的主题，在此将该日本优先权申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及半导体元件和用于制造半导体元件的方法。本发明尤其涉及在半导体基板上设置有例如场效应晶体管(field-effect transistor，FET)等半导体器件的半导体元件以及用于制造这些半导体元件的方法。

背景技术

在半导体元件中，例如，半导体器件FET形成在半导体基板上。为了实现更高的集成度，需要这些半导体器件小型化。但是，在FET领域中，半导体器件的小型化会导致漏极电流量减小以及操作速度相应降低。

作为克服这些缺陷的措施，例如JP-A-2007-5568和JP-A-2009-94571提出了通过在沿着沟道宽度方向形成的图形化表面上设置栅极绝缘膜和栅极电极来增加有效沟道宽度。

图21～图24为显示出半导体元件100J的图。

图21显示出半导体元件100J的顶面。图22～图24显示出半导体元件100J的截面。具体地说，图22显示出在图21的X1-X2处的截面，图23显示出在图21的Y1-Y2处的截面，并且图24显示出在图21的Y3-Y4处的截面。

如图21所示，半导体元件100J包括半导体器件110J，半导体器件110J在由元件隔离区域200分开的部分中设在半导体基板101上。

如图21所示，半导体器件110J包括栅极电极111gj以及一对源极区域112sj和漏极区域112dj。换句话说，半导体器件110J为场效应晶体管。

如图22所示，用于形成半导体器件110J的栅极电极111gj形成在半导体基板101表面上的栅极绝缘膜111zj上，具体地说形成在沿着沟道101cj的宽度方向x形成的图形化表面上。

具体地说，如图23所示，形成在半导体基板101的图形化表面上的栅极电极111gj在凸部CVj中被夹在源极区域112sj和漏极区域112dj之间。在凹部TRj中，如图24所示，栅极电极111gj被夹在凹部TRj内的源极区域112sj和漏极区域112dj之间。如图23和图24所示，栅极电极111gj在凸部CVj和凹部TRj中具有相同的截面形状以及相同的沟道长度L12和L34。在半导体基板101的表面上，在栅极电极111gj的两侧上设有侧壁SW。

如图23和图24所示，用于形成半导体器件110J的源极区域112sj和漏极区域112dj分别包括设在侧壁SW下方的低浓度杂质区域112Ls和112Ld。源极区域112sj和漏极区域112dj还分别包括设在低浓度杂质区域112Ls和112Ld的两侧上的高浓度杂质区域112Hs和112Hd。

在半导体器件110J的形成中，沿着沟道101cj的宽度方向将半导体基板的表面形成为图形。在该图形化表面上依次设置栅极绝缘膜111zj和栅极电极111gj。

之后，形成源极区域112sj和漏极区域112dj。通过采用栅极电极111gj作为掩模在半导体基板101中离子注入杂质来进行源极区域112sj和漏极区域112dj的形成。因此，形成低浓度杂质区域112Ls和112Ld。然后，在形成侧壁SW之后，通过采用栅极电极111gj和侧壁SW作为掩模在半导体基板101中离子注入杂质来形成高浓度杂质区域112Hs和112Hd。

对于制造时栅极电极111gj的对准相关的原因，该图形化表面需要在沿着沟道长度的方向y上具有宽的尺寸。具体地说，如图21所示，由栅极电极111gj的宽度(由y方向限定的距离)限定的区域不够，并且如由图21中的虚线所包围的区域TAj所示，图形化表面需要在沟道长度方向y上具有较宽的宽度。

因为源极区域112sj和漏极区域112dj的表面也被图形化了，所以在形成源极电极和漏极电极(未示出)时可能会出现困难。在沟道长度方向y上使源极电极和漏极电极小型化也可能会出现困难。

另外，因为源极区域112sj和漏极区域112dj在形成图形化表面之后形成，所以电场可能在凹部TRj中扩散，并且使得断开电流在凹部TRj中比在凸部CVj中增加更多。也会出现造成S因子减小的缺陷。

如上所述，难以在实现半导体器件小型化的同时改善半导体器件特性。

发明内容

因此，需要能够在实现半导体器件小型化的同时改善半导体器件特性的半导体元件和用于制造半导体元件的方法。