[发明专利]一种全数字时钟产生电路及全数字时钟产生方法

权利要求书

1.一种全数字时钟产生电路，其特征在于，采用全数字逻辑电路，其结构如下：

电路的输入方向(10)包含一输入时钟Fi单元(101)，电路的输出方向(30)包含一输出时钟Fo单元(304)；输入时钟Fi单元(101)产生输入时钟Fi，输出时钟Fo单元(304)对外提供输出时钟Fo；

输入时钟Fi单元(101)的输出连接到Nk分频单元(103)的输入，Nk分频单元(103)的输出连接到时标产生单元(104)的输入，时标产生单元(104)的基准输入来自参考时钟Fr单元(102)；

时标产生单元(104)通过时标传送通道(20)与电路的输出方向(30)中的时标缓存单元(302)连通，

时标缓存单元(302)的基准输入来自参考时钟Frj单元(301)，时标缓存单元(302)的输出、参考时钟Frj单元(301)分别和相位比较时钟恢复单元(303)的一个输入连接，相位比较时钟恢复单元(303)的输出连接到输出时钟Fo单元(304)的输入。

2.如权利要求1所述的全数字时钟产生电路，其特征在于：所述电路的输入方向(10)和电路的输出方向(30)在同一个电路单元内，所述时标传送通道(20)为一信号连接线。

3.如权利要求1所述的全数字时钟产生电路，其特征在于：所述电路的输入方向(10)和电路的输出方向(30)分别在两个电路单元内，所述时标传送通道(20)为传送时标的数据通路。

4.如权利要求1或2或3所述的全数字时钟产生电路，其特征在于：所述参考时钟Fr单元(102)产生的参考时钟Fr与参考时钟Frj单元(301)产生的参考时钟Frj是同步时钟，且参考时钟Frj是参考时钟Fr的j倍频时钟，j≥1且j为整数；

当所述电路的输入方向(10)和电路的输出方向(30)在同一个电路单元内时，参考时钟Fr和参考时钟Frj是一个时钟，此时j＝1。

5.一种基于权利要求1的全数字时钟产生方法，其特征在于：

在电路的输入方向(10)，Nk分频单元(103)根据分频系数Nk，对输入时钟Fi单元(101)产生的输入时钟Fi进行正整数的分频处理，输出一时钟信号；

然后，时标产生单元(104)根据参考时钟Fr单元(102)产生的一个高稳定度的参考时钟Fr对Nk分频单元(103)产生的时钟信号的时钟周期进行测量，产生一个时标ST[i]的序列，i＝0，1，2，3……；

时标ST[i]的序列通过时标传送通道(20)从电路的输入方向(10)传送到电路的输出方向(30)；

在电路的输出方向(30)，先对最近接收到的j个时标ST[i]进行相加运算，j≥1且j为整数，产生一个新的时标STj[i]并将其存储到时标缓存单元(302)内，形成时标STj[i]的序列；

之后连续读取缓存的时标STj[i]，依据时标STj[i]和参考时钟Frj单元(301)产生的参考时钟Frj，通过相位比较时钟恢复单元(303)恢复出输出时钟Fo并送至输出时钟Fo单元(304)。

6.如权利要求5所述的全数字时钟产生方法，其特征在于，时标产生单元(104)的时标ST[i]产生，包括以下步骤：

1)将输入时钟Fi进行整数Nk分频得到时钟Fi/Nk；

2)采用参考时钟Fr测量时钟Fi/Nk每个周期有多少个节拍，该节拍值就是一个时标ST[i]的值；

3)根据输入时钟频偏要求和抖动要求，依据ST-E＜ST[i]＜ST+E条件，判断当前时标ST[i]是否为有效时标，E为最大时标误差绝对值，无单位；ST为输入方向产生时标，无单位，ST＝[Fr/(Fi/Nk)]；

4)如果有效则会进行下一步缓冲当前时标ST[i]，否则代表输入时钟Fi异常，丢弃当前时标ST[i]。

7.如权利要求5所述的全数字时钟产生方法，其特征在于：在电路的输出方向(30)，每收到一个时标ST[i]后，将之前j-1个时标累加在一起，生成一个新的时标STj[i]，即STj[i]＝ST[i]+ST[i-1]+…+ST[i-j+1]。