[发明专利]基于FPGA的嵌入式系统及其配置方法无效
申请号: | 201010599642.X | 申请日: | 2010-12-10 |
公开(公告)号: | CN102541577A | 公开(公告)日: | 2012-07-04 |
发明(设计)人: | 温晓辉;郭少伟;刘志红 | 申请(专利权)人: | 北大方正集团有限公司;北京大学;北京北大方正电子有限公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445;G06F11/22 |
代理公司: | 北京英赛嘉华知识产权代理有限责任公司 11204 | 代理人: | 王达佐 |
地址: | 100871 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 fpga 嵌入式 系统 及其 配置 方法 | ||
1.一种基于FPGA的嵌入式系统,其特征在于,包括:
存储器,用于保存多个可执行文件,其中,每个所述可执行文件是由将期望实现的功能分为多个可分时复用所述FPGA且相互不耦合的模块所独立生成;
MCU,用于将各个所述可执行文件依次写入所述FPGA中;
所述FPGA,用于执行所述可执行文件。
2.根据权利要求1所述的系统,其特征在于,所述存储器是FLASH。
3.根据权利要求1所述的系统,其特征在于,还包括接口,用于所述FPGA连接外部设备;所述互不耦合的模块包括:第一模块,用于对所述嵌入式系统进行上电自检;第二模块,用于所述FPGA通过所述接口进行高速数据缓存和管理;所述MCU包括:
上电模块,用于在所述嵌入式系统上电后,将由所述第一模块生成的可执行文件写入所述FPGA中;
正常模块,用于如果所述FPGA执行所述第一模块生成的可执行文件正常,则将由所述第二模块生成的可执行文件写入所述FPGA中。
4.根据权利要求3所述的系统,其特征在于,所述接口包括以下至少之一:光纤接口、LVDS接口和RS485接口。
5.根据权利要求1所述的系统,其特征在于,所述MCU还包括:
初始化模块,用于每当将一个所述可执行文件写入所述FPGA中之后,向所述FPGA发出全局复位信号;
所述FPGA在接收到所述全局复位信号后,使其寄存器初始化。
6.根据权利要求1所述的系统,其特征在于,还包括:
SDRAM,用于为所述FPGA提供数据缓存。
7.一种基于FPGA的嵌入式系统的配置方法,其特征在于,包括:
将期望实现的功能分为多个可分时复用所述FPGA且相互不耦合的模块;
将每个所述模块独立生成可执行文件;
将所述可执行文件写入所述嵌入式系统中的存储器中;
所述嵌入式系统中的MCU将各个所述可执行文件依次写入所述FPGA中。
8.根据权利要求7所述的方法,其特征在于,所述互不耦合的模块包括:
第一模块,用于对所述嵌入式系统进行上电自检;
第二模块,用于所述FPGA进行高速数据缓存和管理。
9.根据权利要求8所述的方法,其特征在于,MCU将各个所述可执行文件依次写入所述FPGA中包括:
所述嵌入式系统上电;
所述MCU将由所述第一模块生成的可执行文件写入所述FPGA中;
如果所述FPGA执行所述第一模块生成的可执行文件正常,则所述MCU将由所述第二模块生成的可执行文件写入所述FPGA中。
10.根据权利要求7所述的方法,其特征在于,还包括:
所述MCU每当将一个所述可执行文件写入所述FPGA中之后,向所述FPGA发出全局复位信号,将所述FPGA的寄存器初始化。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;北京大学;北京北大方正电子有限公司,未经北大方正集团有限公司;北京大学;北京北大方正电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010599642.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电子支付的方法、系统及其装置
- 下一篇:半自动开关量故障检测方法及系统