[发明专利]SOG层和光抗蚀剂层的反应离子刻蚀方法

说明书

技术领域

本发明涉及半导体器件的制造方法，具体地，涉及旋涂玻璃(SOG)层和光抗蚀剂层的反应离子刻蚀(RIE)方法。

背景技术

在集成电路的互连技术中，SOG可以减小布线的时间常数，实现更快的工作速度，从而在高性能的集成电路中有着重要的用途。

SOG是在液态下旋涂(类似于光致抗蚀剂的旋涂)到半导体结构上的层间介电材料，其原材料例如是包括氢倍半硅氧烷聚合物和硅氧烷溶剂的溶液，在旋涂过程中溶液填充了半导体结构上的特征之间的狭小间隙。经过烘焙，去除了溶剂并留下了多孔的层间介电材料，形成了SOG层。进一步，在SOG层中形成导电通道(via)以及在SOG上形成布线，用于连接半导体结构中的有源器件。

为了进一步形成平整的表面，还需要采用例如反应离子刻蚀的干法刻蚀对SOG层进行回刻蚀，以进行平面化。在反应离子刻蚀中通常采用三氟甲烷(CHF₃)和氧(O₂)的混合气体作为刻蚀气体。

在Shinichi Takeshiro等人的美国专利No.005316980A中，进一步提出采用三氟甲烷(CHF₃)和六氟乙烷(C₂F₆)的混合气体作为刻蚀气体，以使对有机SOG层的刻蚀速率小于对下层的SiO₂层的刻蚀速率，从而在下层的SiO₂层局部暴露的情形下仍然能获得平整的结构表面。

然而，上述现有的SOG层刻蚀方法实际上不能获得全局平整性。已经发现，在刻蚀过程中，SOG层在晶片中央的刻蚀速率小于晶片边缘位置的刻蚀速率，如下文所述，刻蚀后的SOG层的剖面形状为凸形。结果，晶片边缘的SOG层达不到所需的平整度而只能舍弃，这减小了可用于制造半导体器件的晶片面积。

发明内容

本发明的目的是提供一种SOG层和光抗蚀剂层的刻蚀方法，其中提高了刻蚀的全局平整性，从而提供了更大的可用晶片面积。

根据本发明的一方面，提供一种SOG层的反应离子刻蚀方法，其中将包含SOG层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀SOG材料并与之反应，以平整SOG层的表面，其中，控制反应室气压，使得对SOG层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得SOG层的凹形刻蚀剖面形状。

根据本发明的另一方面，提供一种光抗蚀剂层的反应离子刻蚀方法，其中将包含光抗蚀剂层的晶片放置在反应室中，向反应室中流入刻蚀气体，并且向晶片施加RF功率以产生等离子体，等离子体中的高能离子侵蚀光抗蚀剂材料并与之反应，以平整光抗蚀剂层的表面，其中，控制反应室气压，使得对光抗蚀剂层中央的刻蚀速率大于对晶片边缘位置的刻蚀速率，以获得光抗蚀剂层的凹形刻蚀剖面形状。

进一步地，控制RF功率，使得对SOG层或光抗蚀剂层中央的刻蚀速率与对晶片边缘位置的刻蚀速率之间的差值最大化。

按照本发明的方法，通过对刻蚀条件的上述优化，减弱了SOG层和光抗蚀剂层在刻蚀过程中边缘速率过快的微负载效应。在MOS器件和集成电路上顺利实现SOG、SOG/LTO双层或者其它多层绝缘介质近全局平坦化的隔离结构。结果，可以获得提高的晶片可用面积。

而且，在相对高的气压和优选的RF功率下，晶片中心和晶片边缘的刻蚀速率均提高，从而减小了刻蚀周期，降低了器件制造成本。

该方法不需要采用复杂昂贵的CMP工艺与设备。

附图说明

图1示出了在刻蚀前的SOG层的截面示意图。

图2示出了采用现有技术的刻蚀方法，在刻蚀后的SOG层的截面示意图。

图3示出了采用本发明的刻蚀方法，在刻蚀后的SOG层的截面示意图。

图4和5示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。

图6和7示出了晶片边缘和晶片中心的刻蚀速率与气压的关系。

具体实施方法：

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。