[发明专利]开关电路

权利要求书

1.一种开关电路，包括：

开关单元，包括输入端、输出端和工作端，分别用于输入第一信号和工作电压，所述开关单元用于对第一信号的输出与否进行控制；

其特征在于，还包括：

电压抬升单元，用于抬升所述工作电压并输出至开关单元的工作端，所述抬升的工作电压与所述第一信号之差不随第一信号的变化而变化；

控制单元，用于根据控制信号控制是否将所述抬升的工作电压施加至所述开关单元。

2.如权利要求1所述的开关电路，其特征在于，电压抬升单元进一步包括：

电压保持单元，用于保持其两端的电压差为定值；

第一电压提供单元，基于所述第一信号产生第一电压并提供至电压保持单元的一端；

第一上拉单元，用于根据时钟信号将电压保持单元的另一端的电压上拉至抬升的工作电压，所述抬升的工作电压与第一电压之差为定值。

3.如权利要求2所述的开关电路，其特征在于，所述电压保持单元为电容器。

4.如权利要求2所述的开关电路，其特征在于，第一电压提供单元包括：

补偿单元，用于基于第一信号产生第一电压；

开关子单元，用于根据时钟信号控制是否将第一电压施加至电压保持单元之一端；

第一下拉单元，用于在开关子单元未将第一电压施加至电压保持单元之一端时，将电压保持单元之一端的电压下拉。

5.如权利要求4所述的开关电路，其特征在于，所述补偿单元包括：运算放大器、第二NMOS管、电流源、电压源；

所述运算放大器的正输入端作为补偿单元的输入端，输入第一信号；所述运算放大器的负输入端与第二NMOS管源极、电流源串联后接地，所述运算放大器的输出端与第二NMOS管的栅极电连接，所述第二NMOS管的漏极电连接至外置电压源。

6.如权利要求4所述的开关电路，其特征在于，所述开关子单元为CMOS结构，所述CMOS结构包括第六PMOS管和第十NMOS管，且第六PMOS管的源极与第十NMOS管MN10的漏极相连并作为开关子单元的输入端，所述开关子单元的输入端连接所述补偿单元的输出端，第六PMOS管的漏极与第十NMOS管MN10的源极相连并作为开关子单元的输出端。

7.如权利要求4所述的开关电路，其特征在于，所述第一下拉单元为第九NMOS管，所述第九NMOS管的栅极为第一下拉单元的控制端；所述第九NMOS管的源极为第一下拉单元的输入端，所述第九NMOS管的源极接地；所述第九NMOS管的漏极作为所述第一下拉单元的输出端。

8.如权利要求2所述的开关电路，其特征在于，所述第一上拉单元为第七PMOS管，所述第七PMOS管的源极为第一上拉单元的输入端，连接外置电压源；所述第七PMOS管的漏极作为所述第一上拉单元的输入端，电连接所述电位差保持单元的第二端，所述第七PMOS管的栅极为第一上拉单元的控制端。

9.如权利要求1所述的开关电路，其特征在于，所述控制单元包括：

第一传输单元，用于在开关子单元将第一电压施加至电压保持单元之一端时，将抬升的工作电压施加至开关单元的工作端；

第二下拉单元，在开关子单元未将第一电压施加至电压保持单元之一端时，将开关单元的工作端的电压下拉并使开关单元不工作。

10.如权利要求9所述的开关电路，其特征在于，所述第一传输单元为第八PMOS管，所述第八PMOS管栅极作为第一传输单元的控制端；所述第八PMOS管的源极作为所述第一传输单元的输入端，所述第八PMOS管的源极作为所述第一传输单元的输出端；所述第二下拉单元为第八NMOS管，所述第八NMOS管道栅极作为所述第二下拉单元的控制端；所述第八NMOS管的漏极作为第二下拉单元的输入端，接地；第八NMOS管的源极作为第二下拉单元的输出端。

11.如权利要求1-10任意一项所述的开关电路，其特征在于，还包括：时钟馈通抑制单元，用于消除在时钟下降时形成在开关单元内的电荷，所述时钟馈通抑制单元包括第一端和第二端，所述时钟馈通抑制单元的第一端施加第二时钟控制信号，所述时钟馈通抑制单元的第二端与所述开关单元输出端相连作为MOS开关电路的输出端，时钟馈通抑制单元为第十一NMOS管，所述第十一NMOS管的栅极为时钟馈通抑制单元的第一端，所述第十一NMOS管的源极和漏极相连作为时钟馈通抑制单元的第二端。

12.如权利要求1所述的开关电路，其特征在于，所述开关单元为第一NMOS管。