[发明专利]一种针对失调消除电路的集成电路布局方法

权利要求书

1.一种集成电路布局方法，其特征在于，包括：

步骤a，在电容下方放置金属，并对该电容做后仿真实验，以获得该电容的单位面积电容值；以及将电阻设计成宽度为光刻机可实现电阻的最小宽度，并对该电阻做后仿真实验，以获得该电阻的方块电阻值；

步骤b，根据用户所需截止频率，以及根据步骤a所获得的单位面积电容值、方块电阻值，计算得到电容的最小占用面积、电阻的最小占用面积；

步骤c，根据该电容最小占用面积来布置电容，并在该电容下方放置若干层金属，并且在最底层金属的正下方布置电阻，且该电阻宽度为光刻机可实现电阻的最小宽度；其中，该电容占用面积与该电阻占用面积相等。

2.如权利要求1所述的一种集成电路布局方法，其特征在于，所述电容下方放置金属的层数以及所述光刻机可实现电阻的最小宽度，均由代工厂所提供资料来获得。

3.如权利要求1所述的一种集成电路布局方法，其特征在于，所述电容最小占用面积与该电阻最小占用面积之和为，

Sc+Sr=2Lmin·(Lmin+dmin)2πfx·Kc·Kr]]>

其中，Sc+Sr是电容最小占用面积与该电阻最小占用面积之和，Lmin是电阻最小间距，dmin是电阻最小宽度，fx是用户所需截止频率，Kc为后仿真实验所获得的单位面积电容，Kr是后仿真实验所获得的方块电阻值。

4.如权利要求3所述的一种集成电路布局方法，其特征在于，所述dmin为0.18um，所述Lmin为0.25um。

5.如权利要求1所述的一种集成电路布局方法，其特征在于，在所述步骤c之后包括，对所述电容下方放置金属且金属下方放置电阻的该集成电路，做后仿真实验，以判定该电路的截止频率与用户所需滤波器截止频率的大小关系。

6.如权利要求5所述的一种集成电路布局方法，其特征在于，当所述后仿真所得到的截止频率与用户所需截止频率之差超过一定阈值时，重复执行所述步骤a、步骤b、步骤c，直到两者之差低于该阈值。

7.如权利要求1所述的一种集成电路布局方法，其特征在于，所述电容为MIM电容，所述电阻为Poly电阻。

8.如权利要求1所述的一种集成电路布局方法，其特征在于，该集成电路为失调消除电路，且所述截止频率为该失调消除电路的高通截止频率。

9.一种集成电路，其特征在于，包括电容和电阻；

该电容下方放置了若干层金属，并在最底层金属下方放置了电阻，且该电容占用面积与该电阻占用面积相等；

其中，该电阻的宽度为光刻机可实现电阻的最小宽度，该电阻的间距为最小电阻间距。

10.如权利要求9所述的一种集成电路，其特征在于，所述电容占用面积与电阻占用面积之和为，

Sc+Sr=2Lmin·(Lmin+dmin)2πfx·Kc·Kr]]>

其中，Sc+Sr是电容最小占用面积与该电阻最小占用面积之和，Lmin是电阻最小间距，dmi n是电阻最小宽度，fx是用户所需截止频率，Kc为后仿真实验所获得的单位面积电容，Kr是后仿真实验所获得的方块电阻值。