[发明专利]一种可阵列式用的全数字CMOS工艺实现的栅压自举开关

权利要求书

1.一种栅压自举开关，其特征在于该电路包括栅压自举开关（39）和保持电容（38）；其中栅压自举开关（39）包括栅压自举PMOS管M_P7（29）、自举环路开关M_P4（28）、M_P5（31）和M_N9（30）、M_P5栅压控制端电压驱动电路（32）、开关管栅压泄放回路（33）、辅助开关管MN₁₂（34）、NMOS开关管M_N13（35）、模拟信号输入端（36）和离散信号输出端（37），其中栅压自举开关（39）中的自举电容采用PMOS管M_P7实现，即将PMOS管M_P7的源端、漏端和衬底连接到一起作为电容的上极板和栅压自举环路开关的M_P4的漏端连到一起，而PMOS管M_P7的栅端和栅压自举环路开关M_N9的漏端连到一起作为电容的下极板。

2.根据权利要求1所述的栅压自举开关，其特征在于工作过程为：

（1）在时钟clk由低变高，clkb由高变低的时候，M_N9关断，M_N10导通，M_P5的栅压被拉低，从而使得M_P5导通，反向连接的M_P7形成的反型区电容在前一个时钟周期相位被充电到VDD，因此在M_P5导通的后，反向连接的M_P7的反型区电容在这一时刻与M_P4漏端和M_N13栅端的寄生电容进行电荷重分配，使得M_N13的栅压变为                                               ，其中C_P1和C_P2分别表示M_P4漏端和M_N13栅端的寄生电容，取M_P7的尺寸较大，使得M_P7>>（C_P1+C_P2），则M_N13的栅压近似为VDD；此时M_N11、M_N12和M_N13均导通，模拟输入信号Vin（36）通过M_N12导通管传递到M_P7的栅端，将M_P7源漏端的电压自举为（VDD+Vin），这样通过自举环路将其传递给M_N13栅端，从而使得M_N13的导通电阻Ron近似表示为，与输入无关，实现自举功能；

（2）在时钟clk由高变低，clkb由低变高的时候， M_N15 导通，M_N16 断开，M_N14 也导通，M_N13 栅端的电荷通过M_N15和M_N14 对地放电，M_N11、M_N12和M_N13因此被关断；M_P6 也因clk变低而导通，使得M_P5 的栅压变高，并被关断；M_P4 和M_N9 导通，使得M_P7的两端接到VDD 和地，电源对反向PMOS等效电容充电，使其两端的电压差值仍然维持在接近VDD；

（3）当时钟clk再次反转时，则重复过程（1）操作，如此往复， M_P7反向连接两端的电压差始终是VDD，保证了该反型区等效电容的恒定。