[发明专利]一种在P+衬底上制备低压二极管芯片的方法及其结构有效
申请号: | 201010606126.5 | 申请日: | 2010-12-20 |
公开(公告)号: | CN102142370A | 公开(公告)日: | 2011-08-03 |
发明(设计)人: | 张常军;王平;周琼琼 | 申请(专利权)人: | 杭州士兰集成电路有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L21/265;H01L29/861;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 310018 浙江省杭州市(*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 衬底 制备 低压 二极管 芯片 方法 及其 结构 | ||
1.一种在P+衬底上制备低压二极管芯片的方法,其特征在于,所述的方法包括如下步骤:
步骤1:在P+衬底上直接通过外延,形成P-外延层;
步骤2:再在P-外延层的有源区内通过注入硼,形成P+阱,其浓度比P+衬底淡,后续所形成的二极管的不同击穿电压主要通过P+阱的注入剂量来实现;
步骤3:P阱退火;
步骤4:通过光刻和刻蚀形成N-环区域;
步骤5:N-环退火;
步骤6:通过光刻和刻蚀形成N+主结区;
步骤7:N+主结区退火;
步骤8:刻蚀接触孔,蒸发或溅射Al做正面电极;
步骤9:背面减薄,蒸发Au做背面电极,至此P+衬底上的低压二极管已形成。
2.根据权利要求1所述的方法,其特征在于,所述的步骤1进一步包括:P+衬底电阻率约为0.005≤ρ≤0.008Ω.cm,在1050℃条件下化学气相淀积生长厚度为3.0-10.0um,电阻率为1.0-5.0Ω.cm的P-外延层。
3.根据权利要求2所述的方法,其特征在于,所述的步骤2进一步包括:所述的P+阱的注入剂量视击穿电压而定,对于5.1V以下的低压二极管,剂量在1E15-8E15范围内。
4.根据权利要求3所述的方法,其特征在于,所述的步骤3进一步包括:P阱退火温度在1100℃-1200℃,时间1h-2h。
5.根据权利要求4所述的方法,其特征在于,所述的步骤4进一步包括:N-环剂量较淡,在1E14-8E14范围内。
6.根据权利要求5所述的方法,其特征在于,所述的步骤5进一步包括:N-环退火温度在1100℃左右,时间1h-2h。
7.根据权利要求6所述的方法,其特征在于,所述的步骤6进一步包括:N+主结区采用注砷工艺,剂量在5E15-2E16范围内。
8.根据权利要求7所述的方法,其特征在于,所述的步骤7进一步包括:N+主结区退火温度900℃左右,时间0.5h-2h。
9.根据权利要求8所述的方法,其特征在于,所述的步骤9进一步包括:背面减薄到180μm。
10.一种在P+衬底上制备低压二极管器件的结构,其特征在于,所述的结构是:
(1)在P+衬底上直接通过外延,形成P-外延层;
(2)再在P-外延层的有源区内通过注入硼,形成P+阱,其浓度比P+衬底淡,后续形成的二极管的不同击穿电压主要通过P+阱的注入剂量来实现;
(3)在低压二极管的常见器件结构上加入了N-分压环,以保证N+/P+击穿都在平面上,避免侧向击穿,从而保证片内电压均匀性;
(4)最后再在有源区内注入一层N+区,形成低压二极管,因此该二极管实际就是P阱和N+区形成的P-N结。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司,未经杭州士兰集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010606126.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:世界遗产监测的数字化集成方法
- 下一篇:一种彩色镜面油墨
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造