[发明专利]一种低功耗流水线模数转换器

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种低功耗流水线模数转换器。

背景技术

高性能、低功耗模数转换器的设计是当今混合信号系统芯片设计中的总体发展趋势，它在数据通信、SOC系统、视频芯片等方面有着广泛的应用。

流水线型模数转换器在速度、精度、功耗等方面具有很好的平衡，并可以工作在低电源电压下，因此凭借其在性能和功耗方面的综合优势成为高性能、低功耗设计的首要选择。

流水线结构的基本思想是把总体的转换精度要求平均分配到每一级，再将每级输出合并成为最终的转换结果。图1是一个传统每级2.5位的流水线结构模数转换器的结构示意图，第一级为采样保持电路，其后为结构和功能都基本相同的n-1级流水线模块，最后一级为全并行子模数转换器。每一级流水线都将前一级的输出作为本级子模数转换器的输入，并同时量化出3位的数字信号。每级量化的数字信号一方面作为本级的输出，另一方面作为本级数模转换器(DAC)的输入，使得DAC的输出产生对应于这3位数字信号的模拟信号，然后从本级的输入信号中减去DAC的输出信号，再乘以4倍因子作为本级输出，也即下一级的输入。每级的传输曲线有六个量化阈值电压，分别为正负参考电压的1/8、3/8、5/8倍(±VR/8、±3VR/8、±5VR/8)，通过六个比较器产生3位的数字输出，系统每级的余量转移曲线如图2所示。3位输出数据中有1位冗余，这1位冗余数字输出用于校正比较器的输入失调，提高模数转换器的精度。

传统的流水线模数转换器中，采样保持电路和若干个余量增益流水线级都需要一个运算放大器，它们占据了整个模数转换器的主要功耗。为了减少功耗，可以在流水线级间共享运算放大器，通过减少运算放大器的数量降低功耗。然而，由于运算放大器始终处于前后两级流水线的余量增益工作状态，并没有对运算放大器输入端清零，因此，当前的工作状态会受到前一工作状态的影响，从而引入记忆效应，影响转换精度。通过加入时钟清零相位对运算放大器输入端清零可以抑制记忆效应，但是额外加入的时钟清零相位占用了运算放大器的建立时间，这意味需要更大的功耗使运算放大器在较短的时间内建立。同时，流水线级间不同的建立精度要求和功耗要求不利于模数转换器性能和功耗的最优化，增加了设计的难度。

发明内容

本发明的目的在于提供一种低功耗的流水线模数转换器，在保证性能的同时，大幅降低现有流水线型模数转换器的功耗。

本发明设计的流水线模数转换器，由第一级流水线1，第二级流水线2，第三级流水线3，一级并行子模数转换器4，以及数字校正和时钟对齐电路5构成，其结构如图3所示。第一级流水线1与第二级流水线2、第三级流水线3、最后一级4位并行子模数转换器4，依次相连，每一级得到的数字输出经过时钟对齐以及数字校正电路，得到实际结果。

本发明中，整个模数转换器中仅有一个两级运算放大器6，最大限度降低功耗。第一级流水线1使用两级运算放大器6求得余量电压并放大，并产生3位数字输出；第二级流水线2使用两级运算放大器的第一级运算放大器7求得余量电压并放大，并产生3位数字输出；第三级流水线3使用两级运算放大器的第二级运算放大器8求得余量电压并放大，并产生3位数字输出；最后一级全并行子模数转换器产生4位数字输出，所有的数字输出经过时钟对齐及数字校正电路5处理后产生10位有效的数字输出。

本发明设计的流水线模数转换器在图4所示时序控制下工作。CK1为第一级流水线1的保持时钟，CK2为第一级流水线1的采样时钟，CK3、CK4分别为第二级流水线2、第三级流水线3的保持时钟。CK1为高电平时，两级运算放大器6进入第一级流水线进行余量增益工作，所产生余量增益电压传递给第二级流水线2进行采样。CK2为高电平时，第一级流水线1对模拟输入进行采样；与此同时，CK3首先上升至高电平，两级运算放大器的第一级运放7进入第二级流水线进行余量增益工作，所产生余量增益电压传递给第三级流水线3进行采样，同时两级运算放大器的第二级运放8的输入端被清零；随后，CK4上升至高电平，两级运算放大器的第二级运放8进入第三级流水线进行余量增益工作，所产生余量增益电压传递给4位全并行子模数转换器4，同时两级运算放大器的第一级运放7的输入端被清零。