[发明专利]面向高速通信接口的低功耗缓冲装置

权利要求书

1. 一种用于具有不同时钟频率的端口之间的数据传递的缓冲单元，包括：

端口仲裁电路，

端口选择电路，

时钟切换及控制电路，以及

单口RAM，

其中：

所述端口仲裁电路用于仲裁来自所述具有不同时钟频率的端口的访问请求，

所述端口选择电路用于根据所述端口仲裁电路的仲裁结果将获得授权端口连接到单口RAM，从而传递数据及控制信号，

所述时钟切换及控制电路用于根据所述端口仲裁电路的仲裁结果把获得授权端口的时钟信号传递给单口RAM。

2. 根据权利要求1所述的缓冲单元，还包括门控电路，用于控制传递给单口RAM的时钟信号，使得仅在有端口访问单口RAM时才给单口RAM传递时钟信号。

3. 根据权利要求1所述的缓冲单元，其中所述时钟切换及控制电路是无毛刺电路。

4. 根据权利要求1所述的缓冲单元，其中所述缓冲单元连接在处理器总线接口处理模块和高速通信接口处理模块之间。

5. 根据权利要求1所述的缓冲单元，其中单口RAM作为所述端口之间数据传递的数据缓冲装置。

6. 一种使用单口RAM在具有不同时钟频率的端口之间传递数据的方法，包括：

仲裁来自所述具有不同时钟频率的端口的访问请求，

根据仲裁结果将获得授权的端口的数据及控制信号传递给单口RAM，

根据仲裁结果把获得授权的端口的时钟信号传递给单口RAM，

获得授权的端口访问所述单口RAM。

7. 根据权利要求6所述的实现方法，其中所述单口RAM作为所述端口之间数据传递的数据缓冲装置。

8. 根据权利要求6所述的实现方法，其中把获得授权的端口的时钟信号传递给单口RAM包括对所述时钟进行去毛刺处理。

9. 根据权利要求6所述的实现方法，其中把获得授权的端口的时钟信号传递给单口RAM包括控制传递给单口RAM的时钟信号，使得仅在有端口访问单口RAM时才给单口RAM传递时钟信号。

10. 根据权利要求6所述的实现方法，其中获得授权的端口访问所述单口RAM后，保持所述控制和数据信号不变。