[发明专利]一种高动态捷联惯性导航并行计算装置

说明书

技术领域

本发明涉及捷联惯性导航领域，具体地说是一种适用于高动态环境下的基于单FPGA的光纤陀螺捷联惯性导航并行计算装置。

背景技术

近年来以FPGA为代表的可编程逻辑器件技术取得了快速发展，Xilinx公司最新推出的FPGA器件不仅集成有丰富的可配置逻辑块资源，还包含大量的面向计算密集应用的DSP48(E)单元，其中DSP48(E)核可用于实现高效的浮点数运算，而丰富的逻辑块资源可用于实现大规模的并行运算。由此可见，在硬件上，FPGA在并行计算领域具有很大优势。

在高动态环境下，捷联惯性导航系统(Strapdown Inertial NavigationSystem，SINS)需采用快速且高精度的导航解算算法以保证系统精度，而高精度的导航解算算法复杂且包含大量的矩阵及向量间的乘法运算。目前，在SINS中导航解算普遍采用DSP作为主处理芯片，在DSP芯片中导航解算是按照速度更新、位置更新、姿态更新的流程顺序进行的，并且运算指令是串行执行的。DSP的这种串行计算特性使其较难提高导航解算的计算速率，因此在高动态环境下难以保证系统的实时性。

可编程逻辑器件技术的引入则为克服SINS导航解算串行计算的性能限制、满足SINS高性能需求提供了很好的解决方案。应用FPGA的并行计算特性，将导航解算过程进行并行化处理，并使导航解算算法按多个流程同时进行，可大大加快SINS导航解算的计算速率，对SINS导航精度的提高具有重大价值。

发明内容

为了解决高动态环境下SINS导航解算的实时性问题，并进一步提高其导航精度，本发明提供一种用于捷联惯性导航的并行计算装置，该并行计算装置基于单个FPGA设计而成，大大加快了SINS导航解算算法的计算速率，提高了SINS的导航精度。

本发明解决其技术问题所采用的技术方案是：

一种高动态捷联惯性导航(High dynamic SINS，简称HD-SINS)并行计算装置，由FPGA芯片、电源电路、配置电路、信号采集电路和信号输出电路组成，所述的FPGA芯片集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块；

所述的配置电路当FPGA芯片上电后，自动将片外非易失性存储器中的配置比特流读入FPGA的静态内存SRAM中，实现内部结构映射；

所述的信号采集电路采集来自光纤陀螺、石英挠性加速度计及GPS接收机的输出信号并输入到FPGA芯片的数据采集模块；

所述的数据采集模块将对信号预处理并发送至初始对准模块与并行导航解算模块，初始对准模块将计算得到的导航参数初始值发送至并行导航解算模块并在并行导航解算模块内对导航参数进行更新计算，解算后将导航信息送至通信模块，最后由通信模块经信号输出电路将信号发送至其他设备。

本发明采用Xilinx公司型号为XC5VSX95T的Virtex5系列FPGA，其Slice容量为14720个，并带有640个DSP48E内核。利用其丰富的Slice及DSP内核资源在XC5VSX95T内部集成了数据采集模块、初始对准模块、并行导航解算模块、通信模块。其中，数据采集模块包含陀螺仪数据接收、AD控制、GPS数据接收和数据缓冲4个子模块。前3个子模块实现并行采样，其中，陀螺数据接收模块负责读取光纤陀螺输出的串行数字信号，并将信号发送至数据缓冲模块，获取采样周期内的角增量信息；AD控制模块负责石英挠性加速度计输出电流信号的模数转换及结果读取，并将信号发送至数据缓冲模块，获取采样周期内的速度增量信息；GPS接收模块负责接收GPS接收机RS232接口输出的串行数据，并将信号发送至数据缓冲模块，获得SINS的位置信息。然后数据缓冲模块将信息发送至初始对准模块及并行导航解算模块，初始对准模块利用此信息对SINS进行粗对准和精对准，将所得的导航参数初始值发送至并行导航解算模块并启动模块运行。

所述的FPGA芯片内的并行导航解算模块基于游动方位坐标系统的单一更新速率的高精度SINS导航解算算法设计。普通场合应用的多速率 算法一般在多个传感器采样周期后对系统姿态和速度更新一次，计算公式简化且解算流程按照速度更新、位置更新、姿态更新的顺序串行执行，该单一更新速率算法对多速率SINS导航解算算法作出改进，使用精确形式的计算式并提高计算速率，每一采样周期内对SINS的姿态、速度和位置更新计算一次，并且该并行导航解算模块对单一更新速率的SINS导航解算算法在算法级和功能级进行了并行化处理。