[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括：

设置在衬底上的层间绝缘层，该层间绝缘层包括暴露所述衬底上的导电部分的开口；

设置在所述开口内的阻挡层图案；以及

设置在所述阻挡层图案上的导电图案，所述导电图案具有从所述开口伸出的氧化部分和位于所述开口内的非氧化部分，

其中所述导电图案的宽度由所述阻挡层图案的厚度决定。

2.根据权利要求1所述的半导体器件，其中所述导电图案的宽度小于所述开口的宽度。

3.根据权利要求1所述的半导体器件，其中从所述开口伸出的所述氧化部分比设置在所述开口内的氧化部分厚。

4.根据权利要求1所述的半导体器件，其中所述氧化部分的宽度基本上与所述非氧化部分的宽度相同。

5.根据权利要求1所述的半导体器件，其中所述氧化部分的宽度大于所述非氧化部分的宽度。

6.根据权利要求1所述的半导体器件，还包括填充图案，所述填充图案设置在所述开口内，从而所述导电图案设置在所述阻挡层图案和所述填充图案之间。

7.根据权利要求6所述的半导体器件，其中所述导电图案具有圆筒形状。

8.根据权利要求1所述的半导体器件，其中所述导电图案包括钨。

9.根据权利要求1所述的半导体器件，其中所述阻挡层图案包括钛或氮化钛中的至少一种。

10.根据权利要求1所述的半导体器件，其中所述阻挡层图案包括氮化物或氮氧化物中的至少一种。

11.根据权利要求1所述的半导体器件，其中所述导电图案的所述氧化部分接触PRAM中的相变材料薄膜。

12.根据权利要求11所述的半导体器件，其中所述阻挡层图案接触设置在所述阻挡层图案之下的P-N二极管。

13.根据权利要求1所述的半导体器件，其中所述导电图案的所述氧化部分接触MRAM中的自由层图案。

14.根据权利要求13所述的半导体器件，其中所述阻挡层图案电接触设置在所述阻挡层图案之下的MOS晶体管。

15.根据权利要求1所述的半导体器件，其中俯视图中所述氧化部分的横截面面积的尺寸小于俯视图中所述开口的横截面面积的尺寸。

16.根据权利要求15所述的半导体器件，其中俯视图中所述氧化部分的所述横截面面积的尺寸由所述阻挡层图案的所述横截面面积的尺寸决定。

17.一种形成半导体器件的方法，该方法包括：

在衬底上形成层间绝缘层；

在所述层间绝缘层中形成开口，所述开口暴露所述衬底；

在所述开口中形成阻挡层图案；

在所述开口中所述阻挡层图案上形成导电图案；以及

通过氧化所述导电图案生长所述导电图案，从而所述导电图案的一部分从所述开口伸出。

18.根据权利要求17所述的方法，其中生长所述导电图案包括在氧气氛下，在约400℃至约600℃的温度，进行RTA工艺约1分钟至约10分钟。

19.根据权利要求17所述的方法，其中生长所述导电图案包括通过施加约20W至约100W的功率，在氧气氛下，进行等离子体处理约1分钟至约10分钟。

20.根据权利要求17所述的方法，其中生长各向同性地或各向异性地进行。

21.根据权利要求17所述的方法，还包括在所述导电图案的所述氧化部分周围提供氮气氛。

22.根据权利要求17所述的方法，还包括在所述开口内形成填充图案，从而所述导电图案设置在所述填充图案和所述阻挡层图案之间。

23.一种半导体器件，包括：

衬底；

设置在所述衬底上的具有开口的绝缘层；

设置在所述衬底上的金属图案；以及

设置在所述金属图案上且在所述开口内的金属氧化物图案，

其中所述金属氧化物图案的横截面面积小于所述金属图案的横截面面积。

24.根据权利要求23所述的半导体器件，其中所述金属图案包括钨。