[发明专利]用于构建用于集成电路设计的时钟树的方法和装置

权利要求书

1.一种用于构建用于集成电路设计的时钟树的方法，包括：

通过对经过布局的网表进行时序分析，提取出该网表中的时序器件之间的路径时延；以及

根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树，使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化，其中，两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该两个时序器件的时钟树级数正相关。

2.根据权利要求1的方法，其中，根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树包括：

根据所述时序器件之间的路径时延构建路径时延矩阵DDly，其中，该路径时延矩阵DDly的元素DDly(j，k)表示时序器件j与k之间的数据路径的时延，其中不存在数据通路关系的两个时序器件之间的路径时延为0；

根据所述路径时延矩阵求解时钟树分叉权重矩阵CKweight，使得所述路径时延矩阵DDly的每一个元素DDly(j，k)与所述时钟树分叉权重矩阵CKweigh的相应元素CKweigh(k，j)的乘积之和最小化，其中，该时钟树分叉权重矩阵CKweight的元素CKweigh(j，k)表示时序器件j与k之间的时钟树分叉权重；以及

根据所述时钟树分叉权重矩阵构建时钟树。

3.根据权利要求2的方法，其中，所述时钟树为二叉树，两个时序器件之间的时钟树分叉权重等于所述时钟树相对于该两个时序器件的分叉点距离该两个时序器件的时钟树级数，且一个时序器件与其自身之间的时钟树分叉权重为零。

4.根据权利要求3的方法，其中，所述路径时延矩阵DDly和所述时钟树分叉权重矩阵CKweight的行数和列数均为2^t，t为正整数，且当所述网表中的实际时序器件的数量m小于2^t时，所述路径时延矩阵DDly和所述时钟树分叉权重矩阵CKweight的行和列还包括表示2^t-m个虚拟时序器件，且虚拟时序器件与实际时序器件之间以及虚拟时序器件之间的路径时延为0。

5.根据权利要求4的方法，其中，所述根据所述路径时延矩阵求解时钟树分叉权重矩阵是通过应用运输理论进行的，

其中，所述路径时延矩阵中的行和列被视为分别表示产地和销地或销地和产地，其元素被视为表示产地和销地之间的单位运输成本；所述时钟树分叉权重矩阵中的行和列被视为分别表示产地和销地或销地和产地，其元素被视为表示相应产地运输到的相应销地的货物量；所述路径时延矩阵中的每个元素与所述时钟树分叉权重矩阵中的相应元素的乘积之和被视为总的运输成本；并且，所述时钟树分叉权重矩阵中的每一行和每一列的元素均为1个0，1个1，2个2，4个3，...，2^t-1个t。

6.根据权利要求1的方法，还包括：

将所述时钟树插入所述经过布局的网表，以便得到经过时钟树综合的集成电路设计。

7.一种用于构建用于集成电路设计的时钟树的装置，包括：

提取模块，用于通过对经过布局的网表进行时序分析，提取出该网表中的时序器件之间的路径时延；

构建模块，用于根据所述时序器件之间的路径时延构建驱动所述时序器件的时钟树，使得任意两个时序器件之间的路径时延与该两个时序器件的时钟树分叉权重的乘积之和最小化，其中，两个时序器件的时钟树分叉权重与该时钟树相对于该两个时序器件的分叉点距离该对时序器件的时钟树级数正相关。

8.根据权利要求7的装置，其中，所述构建模块包括：

用于根据所述时序器件之间的路径时延构建路径时延矩阵DDly的装置，其中，该路径时延矩阵DDly的元素DDly(j，k)表示时序器件j与k之间的数据路径的时延，其中不存在数据通路关系的两个时序器件之间的路径时延为0；

用于根据所述路径时延矩阵求解时钟树分叉权重矩阵CKweight的装置，其中，该时钟树分叉权重矩阵CKweight的元素CKweight(j，k)表示时序器件j与k之间的时钟树分叉权重，且其中所述路径时延矩阵DDly的每一个元素DDly(j，k)与所述时钟树分叉权重矩阵CKweight的相应元素CKweight(j，k)的乘积之和最小化；以及

用于根据所述时钟树分叉权重矩阵构建时钟树的装置。