[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件的形成方法，其特征在于，包括：

提供硅基底，所述硅基底上形成有栅堆叠结构，所述硅基底的晶面指数为{100}；

形成层间介质层，覆盖所述硅基底的表面；

在所述层间介质层和/或所述栅堆叠结构中形成第一沟槽，所述第一沟槽的延伸方向沿晶向<110>且垂直于所述栅堆叠结构的延伸方向；

在所述第一沟槽中填充第一介质层，所述第一介质层为张应力介质层。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层为张应力的氮化硅层、氧化硅层、氮氧化硅层或三者的任意组合。

3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一介质层的张应力为至少1GPa。

4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅堆叠结构包括栅电极或伪栅电极。

5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述栅堆叠结构为伪栅电极时，所述方法还包括：在填充所述第一介质层后，执行退火操作，以在所述硅基底中记忆由所述第一介质层提供的应力。

6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述硅基底中还形成有第二隔离区和第三隔离区，所述第二隔离区的延伸方向与所述第一沟槽的延伸方向平行，所述第三隔离区的延伸方向与所述第二隔离区的延伸方向垂直，包含所述栅堆叠结构的所述MOS晶体管形成于所述第二隔离区和所述第三隔离区包围的硅基底上，所述第二隔离区包括第二介质层，所述第三隔离区包括第三介质层，所述第一沟槽形成于所述第二隔离区上方，所述第一沟槽的底部暴露出所述第二介质层。

7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第二介质层为张应力介质层。

8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第二介质层为张应力的氮化硅层、氧化硅层、氮氧化硅层或三者的任意组合。

9.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第二介质层的张应力为至少1GPa。

10.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第三介质层为低应力介质层。

11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第三介质层为低应力的氮化硅层、氧化硅层、氮氧化硅层或三者的任意组合。

12.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第三介质层的应力不超过180MPa。

13.根据权利要求6所述的半导体器件的形成方法，其特征在于，在形成第一沟槽后，所述第一沟槽的侧壁底部暴露所述第二介质层。

14.一种半导体器件，其特征在于，包括：

硅基底，所述硅基底的晶面指数为{100}；

栅堆叠结构，所述栅堆叠结构形成于所述硅基底上；

层间介质层，覆盖所述硅基底的表面；

第一隔离区，位于所述层间介质层和/或所述栅堆叠结构中，所述第一隔离区的延伸方向沿晶向<110>且垂直于所述栅堆叠结构的延伸方向，所述第一隔离区包括第一介质层，所述第一介质层为张应力介质层。

15.根据权利要求14所述的半导体器件，其特征在于，所述第一介质层为张应力的氮化硅层、氧化硅层、氮氧化硅层或三者的任意组合。

16.根据权利要求14所述的半导体器件，其特征在于，所述第一介质层的张应力为至少1GPa。

17.根据权利要求14所述的半导体器件，其特征在于，所述硅基底中还形成有第二隔离区和第三隔离区，所述第二隔离区的延伸方向与所述第一隔离区的延伸方向平行，所述第三隔离区的延伸方向与所述第二隔离区的延伸方向垂直，包含所述栅堆叠结构的所述MOS晶体管形成于所述第二隔离区和第三隔离区包围的硅基底上，所述第二隔离区包括第二介质层，所述第三隔离区包括第三介质层，所述第一隔离区位于所述第二隔离区上方，所述第一隔离区的底部暴露出所述第二介质层。

18.根据权利要求17所述的半导体器件，其特征在于，所述第二介质层为张应力介质层。