[发明专利]MOS晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种MOS晶体管及其制作方法。

背景技术

近年来，金属硅化物(Metallic silicide)源/漏MOSFETs逐渐成为最具发展前景的下一代CMOS晶体管技术之一。金属硅化物源/漏MOSFETs的源区和漏区不同于传统的CMOS晶体管由半导体衬底的掺杂区形成，而是由金属硅化物组成。通常，金属硅化物源/漏MOSFETs既可以形成于体硅衬底也可以形成于SOI衬底。

图1为一种常见的金属硅化物源/漏MOSFETs的结构示意图。晶体管A形成于体硅衬底，晶体管B形成于SOI衬底，两者均具有多晶金属硅化物构成的源区和漏区30。

对于栅极特征尺寸较大的金属硅化物源/漏MOSFETs来说，其源区和漏区的厚度较大或者需要大于一定的关键尺寸，例如10nm，此时形成的金属硅化物源漏由厚的低阻多晶相组成。随着超大规模集成电路对高集成度和高性能的需求逐渐提高，晶体管的尺寸不断缩小，源区和漏区的厚度也随之降低，当源区和漏区的厚度小于一定的关键尺寸，例如10nm，此时所形成的金属硅化物源/漏的电阻将显著升高。

当SOI厚度小于一定厚度时，S.Migita等人表明此时在源漏区形成的正是外延生长的单晶NiSi₂，如图2所示的电子显微照片，其中，NiSi₂外延层生长于Si(111)衬底，厚度不足10nm(International Semiconductor DeviceResearch Symposium，2005)。

然而问题在于，超薄的金属硅化物外延层往往是高电阻晶相，将不可避免的源/漏寄生电阻的增加，导致器件性能的降低，这一缺陷严重限制了金属硅化物源/漏MOSFETs未来的发展。

发明内容

本发明解决的问题是如何避免金属硅化物(Metallic silicide)源/漏MOSFETs的源/漏寄生电阻的增加，导致器件性能的降低。

为解决上述问题，本发明提供一种MOS晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底上具有栅极和栅极侧墙；

预非晶化栅极侧墙两侧的半导体衬底以定义源区和漏区；

对预非晶化后的半导体衬底进行自对准硅化物工艺，从而形成超薄的低阻多晶金属硅化物作为源区和漏区。

所述预非晶化栅极侧墙两侧的半导体衬底以定义源区和漏区包括：

以栅极和栅极侧墙为掩膜，对所述半导体衬底进行等离子体轰击工艺。

所述预非晶化栅极侧墙两侧的半导体衬底以定义源区和漏区包括：

以栅极和栅极侧墙为掩膜，对所述半导体衬底进行离子注入工艺。

所述离子注入工艺的注入离子包括Si，Ge，B，Al，As，F，Cl，S，In和P中的一种或至少两种的组合。

所述离子注入的能量取决于超薄的低阻多晶金属硅化物层的厚度。

所述对预非晶化后的半导体衬底进行自对准硅化物工艺包括：

在预非晶化后的半导体衬底上沉积金属层；

进行快速热退火工艺，形成多晶的金属硅化物层；

去除未反应的金属层。

相应的，还提供一种MOS晶体管，包括：

半导体衬底；

所述半导体衬底上的栅极和栅极侧墙；

所述栅极侧墙两侧的半导体衬底内的源区和漏区；其特征在于，

所述源区和漏区为超薄的低阻多晶金属硅化物。

所述超薄的低阻多晶金属硅化物的厚度小于或等于10nm。

所述超薄的低阻多晶金属硅化物的材料包括Ni基，Co基，NiPt基，NiCo基或NiPtCo基金属硅化物。

所述半导体衬底为体硅衬底或SOI衬底。

与现有技术相比，上述技术方案具有以下优点：

相对于传统的金属硅化物源/漏MOSFETs，本发明实施例的MOS晶体管采用超薄的低阻多晶金属硅化物作为源区和漏区，比超薄的高阻外延单晶金属硅化物具有更低的电阻率，能够有效的避免源/漏寄生电阻的增加，改善器件的性能。

本发明实施例中的MOS晶体管的制作方法，通过自对准硅化物工艺前对源漏区的衬底进行预非晶化处理，之后进行自对准硅化物工艺，这样可以在源漏区形成超薄的低阻多晶金属硅化物，而不是超薄的高阻外延单晶金属硅化物，因此能够有效降低源/漏寄生电阻，明显改善器件性能。

附图说明