[发明专利]示波器抗扭斜装置

权利要求书

1.一种示波器抗扭斜装置，其包括：一个电源接口、一个振荡器、一个时钟发生器、一个第一逻辑元件、一个第二逻辑元件、一个第一开关单元、一个第二开关单元以及多个输出通道，所述振荡器、所述第一逻辑元件、所述第二逻辑元件以及所述输出通道均与所述时钟发生器相连，所述第一开关单元与所述第一逻辑元件相连，所述第二开关单元与所述第二逻辑元件相连；

所述振荡器用于产生预定频率的具有正弦波形的电信号，并将所述电信号传输至所述时钟发生器；

所述第一开关单元以及所述第二开关单元通过控制各自的线路通断产生相应的通断信号，并分别将所述通断信号传递至所述第一逻辑元件以及所述第二逻辑元件；

所述第一逻辑元件以及所述第二逻辑元件分别用于根据所述第一开关单元以及所述第二开关单元的信号生成相应的逻辑信号，并将各自所述逻辑信号输出至所述时钟发生器；

所述时钟发生器用于依据所述第一逻辑元件以及所述第二逻辑元件的逻辑信号的组合将所述电信号的频率增加相应的倍数，并将正弦波形的电信号转换为方波；

所述输出通道用于分别将所述方波输出。

2.如权利要求1所述的示波器抗扭斜装置，其特征在于：所述电源接口为USB接口。

3.如权利要求1所述的示波器抗扭斜装置，其特征在于：当所述第一开关单元为连通状态时，所述第一逻辑元件的输出为0，当所述第一开关单元为断开状态时，所述第一逻辑元件的输出为1，当所述第二开关单元为连通状态时，所述第二逻辑元件的输出为0，当所述第二开关单元为断开状态时，所述第二逻辑元件的输出为1。

4.如权利要求3所述的示波器抗扭斜装置，其特征在于：当所述第一逻辑元件以及所述第二逻辑元件的输出均为0时，则所述时钟发生器将所述电信号的频率增加为原来的4倍；当所述第一逻辑元件的输出为0，所述第二逻辑元件的输出为1时，则所述时钟发生器将所述电信号的频率增加为原来的5倍；当所述第一逻辑元件的输出为1，所述第二逻辑元件的输出为0时，则所述时钟发生器将所述电信号的频率增加为原来的6倍；当所述第一逻辑元件以及所述第二逻辑元件的输出均为1，则所述时钟发生器将所述电信号的频率增加为原来的8倍。

5.如权利要求1所述的示波器抗扭斜装置，其特征在于：所述时钟发生器包括三个输出端子，所述每一个输出端子均用于输出所述方波。

6.如权利要求5所述的示波器抗扭斜装置，其特征在于：所述输出通道包括多个一个普通接口单元，一个SMA接口单元以及一个SMP接口单元，所述普接口单元，所述SMA接口单元以及所述SMP接口单元分别与一个所述输出端子相连。

7.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述普通接口单元包括一个第一普通接口以及一个第二普通接口，所述第一普通接口以及所述第二普通接口分别通过等长的相同的传输线连接至对应的所述输出端子。

8.如权利要求7所述的示波器抗扭斜装置，其特征在于：所述第一普通接口以及所述第二普通接口分别连接一个终结电阻，所述终结电阻的电阻值均为50欧姆。

9.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述SMA接口单元包括一个第一SMA接口以及一个第二SMA接口，所述第一SMA接口以及所述第二SMA接口分别经由等长的相同传输线连接至对应的所述输出端子。

10.如权利要求6所述的示波器抗扭斜装置，其特征在于：所述SMP接口单元包括一个第一P接口以及一个第二SMP接口，所述第一SMP接口以及所述第二SMP接口分别经由等长的相同传输线连接至对应的所述传输端子。