[发明专利]一种FPGA进行数据处理的方法

说明书

技术领域

本发明涉及数据处理方法，特别涉及一种FPGA进行数据处理的方法。

背景技术

现场可编程门阵列(FPGA)芯片在许多领域均有广泛的应用，尤其是在无线通信领域里，由于具有极强的实时性和并行处理能力，使其对信号进行实时处理成为可能。而FPGA内部一般都包含逻辑单元(查找表/触发器)、存储单元(BRAM)、乘加单元(MAC)和一些其它的时钟、引脚单元等。

现代数字信号处理的一个主要发展趋势是，算法结构日趋复杂，计算量大，实时性要求高，并且包含大量的三角函数、开方、对数等复杂函数的计算。当利用FPGA进行数据处理时，也越来越多的涉及到上述复杂函数的计算。但是，FPGA内部的乘加单元并不适合直接进行此类复杂函数的计算，需要把各种复杂函数分解为简单的移位、加法和乘法结构，进而在FPGA中实现。

当前，在FPGA上实现三角函数、开方、对数等复杂函数的计算，技术领域最多被介绍的是除法的计算，其次为开方和三角函数，对于对数和其它复杂一些的函数的计算普遍没有涉及。而在FPGA中进行数据处理时，除法运算一般采用直接查表法或幂级数展开法，对于三角函数和开方的计算，也会采用CORDIC的计算方法，但这三种方法的应用都有一定的局限性。以下进行详细说明。

首先，对于在FPGA上采用直接查表来实现前述复杂函数计算的方法，优点是通用性强、结构简单，但是随着输入位宽的增加，对于FPGA内部存储量的消耗呈指数性增长。在表1中给出了不同输入输出位宽所需要的存储单元(BRAM)。

表1 不同输入输出位宽所需要的存储单元

  输入位宽(bits)  输出位宽(bits)  存储单元(18k BRAM)  10  16  1  12  16  4  16  16  64  20  16  1024  10  32  2  12  32  8  16  32  128  20  32  2048

由表1可以看出，虽然在较小的输入输出位宽条件下，直接查表法可以满足实现要求，但在数字信号处理领域，输入输出一般都在16bits以上，这时采用直接查表法就很难满足实现需求。

下面以开方为例说明复杂函数在FPGA中的实现。采用直接查表法进行开方计算有两种方式：