[发明专利]一种基于DSP高速采样信号实时滤波的方法和装置

说明书

技术领域

本发明涉及通信技术领域，更具体地，涉及一种基于DSP高速采样信号实时滤波的方法和装置。

背景技术

高速采样信号实时滤波采用如下方法，即数字中频滤波器在可编程门阵列(FPGA)平台或专用集成电路(ASIC)平台中对高速采样信息进行处理。或者利用高性能、大存储量的数字信号处理器(DSP)实现高速采样信号实时滤波。

在数字中频滤波器结构中，接收数据时开辟两个存储区，一个存储区称为乒缓存器，另一个存储区称为乓缓存区。接收到的数据先存入乒缓存区进行处理，再将处理后的数据存入乓缓存区。采用乒乓(ping-pong)的方式接收数据，分段接收模数转换器(ADC)输出的实时中频信号，再对每个缓存区(buffer)内的数据段从逻辑上分割为微元，然后顺序对微元进行滤波，输出“拖尾”数据。拖尾是由于数字中频滤波器在做线性卷积处理时产生的，即输出数据长度大于输入数据长度的数据。传统的数字中频滤波器结构经常采用ping-pong的分段接收方式来满足实时性处理的需要，且可以同时降低对于存储空间的需求。

在滤波算法中，为了能够对一个长序列数据实时进行滤波，将长序列数据分割为长度为N的短序列数据，对每个短序列数据进行滤波。假设数字中频滤波器的滤波器系数即抽头系数为M，则每个短序列数据滤波后输出的序列长度为N+M-1，每两个相邻短序列数据间需要进行M-1次首尾相加操作。采用上述滤波算法可以有效减小滤波器的整体时延，但无疑大大增加了运算量，且分割的短序列长度越短、数量越多时，运算量增加的越多。

数字中频滤波器以数据流(data flow)的方式流水工作，以一个采样点作为基本的输入输出单元，可以达到“一入一出”的效果，符合实时性处理的需要。而DSP是以软件的形式不断的从存储器中取出指令后执行该指令。DSP只有一个或几个执行机构，可以完成的流水级数非常有限。由于处理效率的需要，在DSP中进行数据块(data block)式的处理，即先收集一个较大的数据块，然后各级滤波器以整块数据作为基本的输入输出单元。在DSP中，数据块越大则时延越大，所需的存储空间也相应增大；数据块减小，虽然可以有效的减小时延和所需的存储空间，但需要付出运算量增加的代价，影响了实时性处理。

综上，采用数字中频滤波的FPGA平台或ASIC平台，以及性能较低和存储量较小的DSP，存在运算时延长或运算量大的问题。

发明内容

本发明实施例提出一种基于DSP高速采样信号实时滤波的方法，能够减少运算量和缩短运算时延。

本发明实施例还提出一种基于DSP高速采样信号实时滤波的装置，能够减少运算量和缩短运算时延。

本发明实施例的技术方案如下：

一种基于DSP高速采样信号实时滤波的方法，该方法包括：

对一帧高速采样信号的数据进行第一次分割，将第一次分割后的数据存入乒乓缓存器中；

再次分割乒乓缓存器中的数据得到数据微元，对数据微元进行滤波处理；

将每一数据微元滤波处理后的末状态作为下一数据微元滤波处理时的初状态，连续输出所述滤波处理后的各数据微元；

根据群时延在所述滤波处理后的所有数据微元后产生一串零值，输出拖尾数据。

所述对数据微元进行滤波处理包括，完成乒存储器数据微元存储后启动滤波处理，同时启动乓存储器的数据微元存储；完成乓存储器数据微元存储后启动滤波处理，同时启动乒存储器的数据微元存储，交替对乒和乓存储器中的数据微元进行滤波，直到处理完一帧高速采样信号对应的所有数据微元。

所述对于数据微元的滤波处理时间小于数据的存储时间。

所述数据微元滤波处理后的末状态作为下一数据微元滤波处理时的初状态包括，利用滤波处理后缓存器卷积运算后数据微元的末状态作为另一个缓存器卷积运算数据微元的初状态。

一种基于DSP高速采样信号实时滤波的装置，包括乒乓缓存器，用于存储第一次分割后的一帧高速采样信号的数据，所述装置还包括，

分割模块，用于对一帧高速采用信号的数据进行第一次分割，再次分割乒乓缓存器中的数据得到数据微元；

滤波模块，用于对分割模块输出的数据微元进行滤波，利用每一数据微元滤波处理后的末状态作为下一数据微元滤波处理时的初状态，连续输出所述滤波处理后的各数据微元；

控制模块，用于根据群时延在所述滤波处理后的所有数据微元后产生一串零值，输出拖尾数据。

所述滤波模块进一步用于，利用滤波处理后缓存器卷积运算后数据微元的末状态作为另一个缓存器卷积运算数据微元的初状态。