[发明专利]用于下行链路多用户多输入多输出调度的方法和装置有效
申请号: | 201010615491.2 | 申请日: | 2010-12-20 |
公开(公告)号: | CN102186254A | 公开(公告)日: | 2011-09-14 |
发明(设计)人: | X·M·宫 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H04W72/12 | 分类号: | H04W72/12;H04L1/06 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 毛力 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 下行 多用户 输入 输出 调度 方法 装置 | ||
背景技术
多输入多输出(MIMO)无线网络是一般包括具有通信地耦合至多个接收站的多个天线的接入点(AP)的通信系统。为了支持下行链路多用户MIMO网络,接入点(AP)可能需要调度要送给多个站的多个分组以进行同时传输。现行IEEE 802.11-207标准不支持下行链路多用户MIMO。因此,当前接入点选取接入点队列中的第一个分组或第一个聚合分组来传输。
由于接入点具有预定义的有限数目的天线,所以同时向预定义的有限数目的站进行发射。该预定义数目被记为N。由于接入点不能简单地通过向所有站发射来清空其队列,所以对于接入点(AP)而言一种简单调度方案是选取前N个站的分组来传送。
联邦通信委员会当前限制有效全向辐射功率(EIRP),当在多个设备之间共享发射功率时,在每个个体设备处的收到功率减小。作为示例,如果在一个下行链路多用户MIMO中有两个同时传输,则相应的信噪比(SNR)降低3dB。如果有6个同时传输,则收到SNR降低约8dB。由于这些同时传输中的每个传输的数据率都不得不降低,所以如果在要送给不同站的传输之间存在大的持续时间差异,则性能增益减小。作为示例,如果往一个站的传输所花时间明显比往其他站的传输所花的时间长,且最长的传输不得不以较低数据率发送,那么相对于单天线系统,将对使用多根天线的性能增益造成负面影响。
附图说明
参照附图阐述详细描述。在这些附图中,附图标记的最左位标识该附图标记在其中首次出现的附图。在不同的附图中使用相同附图标记来指示相似或相同的项。
图1是包括具有多根天线的接入点和多个站的无线多用户多输入多输出网络的实施例的框图。
图2是用于在无线多用户多输入多输出(MIMO)网络中调度分组递送的方法的实施例的流程图。
图3是无线多用户多输入多输出(MIMO)网络内多个站的示例性队列的框图。
根据普通实践,各种描述的特征并未按比例绘制,而是被绘制成突出与本说明书相关的特定特征。贯穿附图和文本,参引字符标示类似元素。
具体实施方式
在以下详细描述中,参照构成本申请的一部分并且作为说明示出了可在其中实践本发明的具体实施例的附图。这些实施例被充分详细地描述以使得本领域技术人员能实践本发明,并且应理解可利用其他实施例且可作出逻辑、机械以及电学上的改动而不背离本发明的精神实质和范围。以下详细描述因此不应在限制性的意义上来理解,本发明的范围仅由权利要求及其等价物来限定。
在以下讨论中,首先描述作用于采用调度机制来改善下行链路多用户多输入多输出(MIMO)网络的性能的示例性环境。然后描述可在该示例性环境以及其他环境中采用的示例性设备和规程。
示例性实施例
图1例示作用于采用调度机制来改善下行链路多用户多输入多输出(MIMO)网络的性能的环境100的示例性实现。环境100被描绘为具有包括收发机104的接入点(AP)102。收发机104部分地包括处理器106和存储器108。接入点102还包括多根天线110(1)-110(n)(其中整数n代表天线的任何数目)。如所描绘的,接入点102包括四根天线110(1)、110(2)、110(3)和110(n)。在其他实施例中,可采用不同数目的天线。
处理器核106代表接入点102的包括主逻辑、操作器件、控制器、存储器系统等的任何类型的架构的处理单元。例如,处理器核106可包含一个或 多个处理器件和具有用于存储器控制、输入/输出控制、图形处理等的功能性的芯片组。
处理器核106还可经由存储器总线(未示出)耦合至存储器108,存储器108在一实施例中代表接入点(AP)102的“主”存储器并可被用于存储和/或执行系统代码和数据。存储器108可用动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、或包括那些不需要刷新的存储器在内的任何其他类型的存储器来实现。
存储器108还可包括其他存储设备。这些其他存储器设备包括可移动媒体驱动器(例如,CD/DVD驱动器)、读卡器、闪存等。存储器108可以用诸如集成驱动电子器件(IDE)、高级技术附连(ATA)、串行ATA(SATA)、通用串行总线(USB)等各种方式连接至处理器核106。存储器108存储可经由处理核106和存储器108执行以向接入点102提供各种功能性的各种应用模块(未示出)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010615491.2/2.html,转载请声明来源钻瓜专利网。