[发明专利]动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器

权利要求书

1.一种动态移位寄存电路，其特征在于，该电路包括用于输入逻辑信号的信号输入端、用于输入时钟信号的第一时钟输入端、用于输入与所述时钟信号互补信号的第二时钟输入端、动态移位寄存单元、锁定单元、缓冲单元以及信号输出端。

2.根据权利要求1所述的动态移位寄存电路，其特征在于，

所述动态移位寄存单元包括：

第一晶体管，其源极连接到第一参考电源；

第二晶体管，其源极连接到所述第一时钟输入端，漏极连接到所述第一晶体管的栅极；

第三晶体管，其栅极连接到所述信号输入端，源极连接到所述第一晶体管的漏极，漏极连接到所述第二晶体管的栅极；

第四晶体管，其栅极连接到所述信号输入端，源极连接到第二参考电源，漏极连接到所述第三晶体管的漏极；

第五晶体管，其栅极连接到所述第二时钟输入端，源极连接到所述第二参考电源，漏极连接到所述第二晶体管的漏极；

电容器，其两端分别连接到所述第四晶体管的栅极和漏极；

所述锁定单元包括：

第六晶体管，其源极连接到所述第二参考电源，漏极连接到所述第二晶体管的漏极； 

第一反相器，其输入端连接到所述第六晶体管的漏极，其输出端连接到所述第六晶体管的栅极。

3.根据权利要求2所述的动态移位寄存电路，其特征在于，所述缓冲单元包括：

第二反相器，其输入端连接到所述第一反相器的输出端，其输出端连接到所述信号输出端；

或者所述缓冲单元包括：

多个级联的反相器，其第一级输入端连接到所述第一反相器的输出端，其最后一级输出端连接到所述信号输出端。

4.根据权利要求2或3所述的动态移位寄存电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管为P型晶体管，所述第四晶体管、所述第五晶体管、所述第六晶体管为N型晶体管。

5.根据权利要求1所述的动态移位寄存电路，其特征在于，

所述动态移位寄存单元包括：

第一晶体管，其源极连接到第一参考电源，栅极连接所述信号输入端；

第二晶体管，其栅极连接到所述第二时钟输入端，源极连接到所述第一参考电源；

第三晶体管，其栅极连接到所述信号输入端，漏极连接到所述第一晶体管的漏极； 

第四晶体管，其栅极连接到所述第二晶体管的漏极，源极连接到第二参考电源，漏极连接到所述第三晶体管的源极；

第五晶体管，其栅极连接到所述第一晶体管的漏极，源极连接到所述第一时钟输入端，漏极连接到所述第二晶体管的漏极；

电容器C，其两端分别连接到所述第一晶体管的栅极和漏极；

所述锁定单元包括：

第六晶体管，其源极连接到所述第一参考电源，漏极连接到所述第二晶体管的漏极；

第一反相器，其输入端连接到所述第六晶体管的漏极，其输出端连接到所述第六晶体管的栅极。

6.根据权利要求5所述的动态移位寄存电路，其特征在于，所述缓冲单元包括：

第二反相器，其输入端连接到所述第一反相器的输出端，其输出端连接到所述信号输出端；

或者所述缓冲单元包括：

多个级联的反相器，其第一级输入端连接到所述第一反相器的输出端，其最后一级输出端连接到所述信号输出端。

7.根据权利要求5或6所述的动态移位寄存电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第六晶体管为P型晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管为N型晶体管。 

8.一种动态移位寄存器，包括串联的多个动态移位寄存级{Sn}，并且由时钟发生器产生的时钟信号以及互补时钟信号输入至该动态移位寄存器内的各动态移位寄存级{Sn}，输入信号输入至该动态移位寄存器的第一动态移位寄存级{S1}，其特征在于：

所述动态移位寄存级{Sn}由权利要求1-3、5-6中任一项所述的动态移位寄存电路构成，其中：

所述输入信号输入到所述第一动态移位寄存级{S1}的信号输入端；

所述任一个动态移位寄存级{Sn-1}的信号输出端与该动态移位寄存级的下一级动态移位寄存级{Sn}的信号输入端相连接；以及

所述时钟信号和互补时钟信号依各寄存级交错地分别输入到所述各动态移位寄存级的第一时钟输入端和第二时钟输入端。

9.一种动态移位寄存器，包括串联的多个动态移位寄存级{Sn}，并且由时钟发生器产生的时钟信号或互补时钟信号输入至该动态移位寄存器内的各动态移位寄存级{Sn}，输入信号输入至该动态移位寄存器的第一动态移位寄存级{S1}，其特征在于：

所述动态移位寄存级{Sn}由权利要求1-3、5-6中任一项所述的动态移位寄存电路构成，其中：

所述输入信号输入到所述第一动态移位寄存级{S1}的信号输入端；

所述任一个动态移位寄存级{Sn-1}的信号输出端与该动态移位寄存级的下一级动态移位寄存级{Sn}的信号输入端相连接； 

所述时钟信号和互补时钟信号依各寄存级交错地输入到各寄存级{Sn}的第一时钟输入端；以及

所述任一个动态移位寄存级{Sn-1}的第二时钟输入端与该动态移位寄存级的下一级动态移位寄存级{Sn}的信号输出端相连接。