[发明专利]半导体器件的制造方法

权利要求书

1.一种制造半导体器件的方法，包括：

在衬底的顶表面中形成隔离区以定义有源区；

形成与所述有源区交叉的掩埋栅结构；

在所述有源区中形成源极区和漏极区；

在所述衬底的顶表面上形成第一导电图案，所述第一导电图案具有暴露所述漏极区的第一导电层孔；

在所述第一导电层孔中形成第二导电图案以接触所述漏极区，所述第二导电图案的顶表面比所述第一导电图案的顶表面更靠近所述衬底的底表面；以及

在所述第一导电图案和所述第二导电图案上形成第三导电层和位线覆盖层以及选择性去除所述第三导电层和所述位线覆盖层以形成第三导电图案和位线覆盖图案，

其中依次堆叠在所述漏极区上的所述第二导电图案、所述第三导电图案和所述位线覆盖图案构成第一位线结构，依次堆叠在所述隔离区上的所述第一导电图案、所述第三导电图案和所述位线覆盖图案构成第二位线结构。

2.如权利要求1所述的方法，其中所述第三导电层共形地形成在所述第一导电图案和所述第二导电图案上，使得所述第三导电层的形成在所述第二导电图案上的部分的顶表面比所述第三导电层的形成在所述第一导电图案上的部分的顶表面更靠近所述衬底的底表面，所述位线覆盖层的在所述第二导电图案上的部分比所述位线覆盖层的在所述第一导电图案上的部分厚。

3.如权利要求1所述的方法，其中所述第三导电层的形成在所述第二导电图案上的部分在平行于所述衬底的底表面的平面中具有比所述第三导电层的形成在所述第一导电图案上的部分更大的截面面积。

4.如权利要求1所述的方法，其中形成所述第一导电图案包括：

在所述衬底上形成第一导电层和牺牲层；

选择性去除所述牺牲层以形成包括牺牲层孔的牺牲图案；以及

使用所述牺牲图案作为蚀刻掩模去除所述第一导电层的被所述牺牲层孔暴露的部分以形成所述第一导电图案。

5.如权利要求1所述的方法，其中所述第一位线结构和所述第二位线结构一起形成单条位线。

6.一种制造半导体器件的方法，包括：

在衬底中形成用于定义有源区的隔离区；

在所述衬底的第一方向上形成栅结构，所述栅结构和所述有源区以预定角度交叉；

在所述有源区中形成源极区和漏极区；

在所述衬底上形成第一导电层和第一掩模层；

使用光刻工艺和蚀刻工艺选择性去除所述第一导电层和所述第一掩模层以形成第一掩模图案和第一导电图案，所述第一掩模图案和所述第一导电图案具有暴露所述漏极区的孔，但覆盖所述源极区和所述隔离区；

形成仅填充所述第一导电图案的孔的一部分的第二导电图案；

在所述第一导电图案和所述第二导电图案上形成第三导电层和第二掩模层；

选择性去除所述第二掩模层从而形成第二掩模图案；以及

选择性去除所述第三导电层以形成第三导电图案，从而形成所述漏极区上的第一位线结构以及形成所述隔离区上的第二位线结构，

其中所述第一位线结构和所述第二位线结构构成在所述衬底的第二方向上延伸的位线。

7.如权利要求6所述的方法，其中所述第一位线结构包括所述第二导电图案、所述第三导电图案和所述第二掩模图案，其中所述第二位线结构包括所述第一导电图案、所述第三导电图案和所述第二掩模图案，

其中所述第一位线结构的所述第三导电图案的顶表面比所述第二位线结构的所述第三导电图案的顶表面更靠近所述衬底的底表面，以及

其中所述第一位线结构的所述第三导电图案的宽度大于所述第二位线结构的所述第三导电图案的宽度。