[发明专利]用于同步信息的方法和装置

说明书

技术领域

本发明涉及信息同步，尤其涉及一种同步信息的方法和装置。

背景技术

图1示出了一种IEEE1588v2应用的常规的时间信息同步体系1的示意图。该体系1包括连接至背板40的主板10、一个或多个IO子卡20以及主处理器30。该体系中的主板10和所有IO子卡20应当具有相同的时间信息，并且所有时间都应当与标准时间(Time of Day，简称TOD)同步。为此，经由获取时间接口91，主处理器30中的时间同步任务模块32从主板10获取主板10的本地时间，接着经由设置时间接口92，使用所获取的时间来依次设置所有IO子卡20的本地时间，从而使得所有IO子卡20的本地时间能够与主板10的本地时间一致。另外，主处理器30的时间恢复算法模块31计算主板10的本地时间与标准时间TOD的偏差。一旦该时间偏差(time bias)改变了，主处理器30经由时间偏差调整接口93来依次设置主板10以及所有IO子卡20的时间偏差，用以及时同步主板10以及所有IO子卡20的时间偏差，从而使得主板10以及所有IO子卡20的时间都能够同步至标准时间TOD。

上述现有技术方案具有如下缺点。

首先，自主处理器30获取主板10的本地时间起，至完成IO子卡20的本地时间的设置，存在不能忽略的时间延迟，从而导致主板10和IO子卡20之间的时间同步不精确。例如，假设主处理器30在时间t时获取主板10的本地时间t₀，而设置IO子卡20需要花费时间Δt，那么主处理器30在时间t+Δt将该IO子卡20的本地时间设置为所获取的主板10的本地时间t₀。由此，该IO子卡20的本地时间并未与主板10的本地时间t₀同步，而是具有时间差Δt。而且，主处理器30设置IO子卡20所需的时间Δt通常是不确定的。例如，当主处理器30的工作负荷较小时，所需的时间较短，反之则较长。因此，无法通过补偿的方式来消除该时间差。另外，在多个IO子卡20的情况下，由于主处理器30以软件方式依次设置各个IO子卡20，因此该时间差是累计的。作为结果，最后设置的那个IO子卡20的本地时间与主板10的本地时间之间的时间差最大，并且随着IO子卡20数量的增加，这一最大时间差也变得越来越大。

其次，在设置时间偏差时，主处理器30同样依次设置主板30和各IO子卡20。由于以软件方式设置所造成的时间延迟，无法同时设置主板30和各IO子卡20的时间偏差。因为主板30和各子卡20各自根据本地时间和时间偏差计算标准时间，所以即便在本地时间完全同步的情况下，主板30和各子卡20仍然至少在设置时间偏差期间具有不同的标准时间信息。而且，随着IO子卡20数量的增加，主板30和各子卡20的标准时间信息之间的差异也越大。

此外，除了上述本地时间和时间偏差以外，还有其他信息诸如实时性要求较高的配置信息等需要在多个装置之间进行同步。然而，上述常规的信息同步体系无法满足及时同步这些信息的需求。

发明内容

为了解决现有技术方案的上述技术问题，需要提供一种在第一装置诸如主板和至少一个第二装置诸如IO子卡之间同步第一信息特别是实时性要求较高的信息的解决方案，使得该第一信息的同步更精确。本发明的发明构思在于，在第一装置上设置第一同步装置；在各第二装置上设置第二同步装置；第一同步装置与各第二同步装置通过以硬件方式构造的接口相连接；第一同步装置同时向各第二同步装置发送经封装第一信息，例如本地时间、由主处理器设置的时间偏差或者任何其他时间敏感的信息等；各第二同步装置接收来自第一同步装置的第一信息，并进行相应的设置。

由此，本发明的一个优点是：第一装置同时向各个第二装置发送第一信息，因而能够同时为各第二装置设置第一信息，从而使得第一信息的同步更精确。

优选地，第一不同装置和第二同步装置都是以硬件方式构造的。因为第一同步装置、第二同步装置以及它们之间的连接是以硬件方式实现的，发送和接收第一信息期间所产生的任何时间延迟不仅短而且是确定的。因此，这些时间延迟所带来的时间差能够通过时间补偿来消除。

优选地，为了补偿可能存在的时间差，在第二装置上设置比较模块，以用于确定可能存在时间差，并且根据所确定的时间差进行补偿，从而进一步提高同步的精确度。