[发明专利]相变存储器底电极结构的制备方法

说明书

技术领域

本发明涉及半导体集成电路制备技术领域，尤其涉及一种相变存储器底电极结构的制备方法。

背景技术

相变随机存储器(PCRAM，Phase Change Random Access Memory)由于具有驱动电压低、功耗小、读写速度快、存储密度高、与CMOS标准工艺兼容性好、非挥发性等突出特点，而成为世界各大公司、研究机构关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。

相变随机存储器的基本结构包括多个相变存储单元或相变存储单元阵列，所述相变存储单元一般包括底电极、顶电极以及夹在所述底电极与顶电极之间的相变材料，其中，底电极又被称为加热电极，基本原理是利用电脉冲信号作用于底电极上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态高电阻值与多晶态低电阻值，实现“0”和“1”状态的存储，从而完成信息的写入、擦除和读出操作。典型的电流相变存储器使用硫族化合物，例如锗-锑-碲(GeSbTe，或GST，最常见为Ge₂Sb₂Te₅)合金。

要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极(底电极)接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。因此，为了降低相变存储器的驱动电压和功耗，提高其集成度，采取的办法是减小底电极与相变材料的接触面积，因而底电极通常做成了柱状结构。柱状结构底电极的制备是相变存储器的一项关键工艺，目前柱状结构底电极通常采用氮化钛作为底电极材料，且通过侧墙技术制备柱状结构的氮化钛。

请参考图1、图2、图3A至图3G，以及图4A至图4E，其中，图1为现有的制备相变存储器底电极结构的方法步骤流程图，图2为制备有接触孔阵列后的半导体衬底的俯视图，图3A至图3G为各步骤对应的图2沿A-A方向的剖面图，图4A至图4E各步骤对应的图2沿B-B方向的剖面图，结合图1、图2、图3A至图3G，以及图4A至图4E所示，现有的制备相变存储器底电极结构的方法包括如下步骤：

S101、提供一半导体衬底，其中，所述半导体衬底上已制备MOS器件阵列以及接触孔阵列，所述接触孔阵列中的每个接触孔101分别与所述MOS器件阵列中的一个MOS器件的有源区相连接；具体地，所述接触孔阵列位于层间电介质(ILD，Inter-Layer Dielectric)100中，且所述接触孔101内填充有导电材料，如图2所示(图中的接触孔阵列只示意了两行两列)；所述每个MOS器件之间利用浅沟槽进行隔离(STI，Shallow Trench Isolation)；

S102、依次沉积氮化硅层102及第一氧化硅层103，所述氮化硅层102及第一氧化硅层103覆盖所述接触孔101，如图3A所示；

S103、上光阻，并对所述光阻进行光刻，在所述光阻中形成底电极接触沟槽图形；

S104、以所述被图形化的光阻为掩膜，对所述第一氧化硅层103及氮化硅层102进行刻蚀，在所述第一氧化硅层103及氮化硅层102中形成底电极接触沟槽104，所述底电极接触沟槽104与所述接触孔101的一部分相连；

S105、去除剩余的光阻，如图3B所示；

S106、沉积氮化钛105，所述氮化钛105覆盖所述第一氧化硅层103、底电极接触沟槽的底部及侧壁；

S107、在所述氮化钛105上沉积第二氧化硅层106，如图3C所示；