[发明专利]基准电源电路

权利要求书

1.一种基准电源电路，其特征在于，包括：

带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；

电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；

电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。

2.根据权利要求1所述的基准电源电路，其特征在于，所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一运算放大器、第一电阻、第二电阻、第一NMOS管、第二NMOS管、第一PNP管、第二PNP管和第三PNP管，

所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述负温度系数电压；

所述第一运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述第一运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；

所述第一电阻的第一端与所述第三PMOS管的漏极连接，所述第二电阻的第一端与所述第六PMOS管的漏极连接；

所述第一NMOS管的漏极和第一PNP管的发射极连接所述第一电阻的第二端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压；

所述第三PNP管的发射极连接所述第二电阻的第二端，基极和集电极接地，所述正温度系数的第一电流为流过所述第二电阻的电流，

所述第二PNP管和第一PNP管的截面积之比基于参考温度设定，所述参考温度小于最低工作温度。

3.根据权利要求2所述的基准电源电路，其特征在于，所述电压电流转换电路包括：第二运算放大器、第七PMOS管、第八PMOS管和第三电阻，

所述第二运算放大器的正输入端连接所述第三电阻的第一端，负输入端连接所述第六PMOS管的漏极，输出端连接所述第七PMOS管的栅极，所述第八PMOS管的栅极和第三电阻的第二端接地；

所述第七PMOS管的源极连接电压源，漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第三电阻的第一端；

所述负温度系数的第二电流为流过所述第三电阻的电流。

4.根据权利要求3所述的基准电源电路，其特征在于，所述第三电阻为多晶硅电阻。

5.根据权利要求3所述的基准电源电路，其特征在于，所述电流加和电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管，

所述第九PMOS管的栅极连接所述第二运算放大器的输出端，所述第十PMOS管的栅极连接所述第一运算放大器的输出端，所述第九和第十PMOS管的源极连接电压源；

所述第十一PMOS管的源极连接所述第九PMOS管的漏极，所述第十二PMOS管的源极连接所述第十PMOS管的漏极，所述第十一和十二PMOS管的栅极接地，漏极连接所述第十三PMOS管的源极；

所述第十三PMOS管的栅极接地，漏极产生所述基准电流。

6.根据权利要求5所述的基准电源电路，其特征在于，所述第十一和十二PMOS管工作在深线性区，所述第十一和十二PMOS管的栅极接地，衬底与源极短接。

7.根据权利要求5所述的基准电源电路，其特征在于，所述第十三PMOS管的衬底接电压源。

8.根据权利要求5所述的基准电源电路，其特征在于，所述电流加和电路还包括：第三NMOS管和第四NMOS管，所述第三NMOS管的漏极、栅极和所述第四NMOS管的栅极连接所述第十三PMOS管的漏极，所述第三和第四NMOS管的源极接地，所述第四NMOS管的漏极产生输出电流。

9.根据权利要求2所述的基准电源电路，其特征在于，还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压。

10.根据权利要求9所述的基准电源电路，其特征在于，所述启动电路包括：反相器、第十四PMOS管、第十五PMOS管、第十六PMOS管、第五NMOS管和电容，

所述反相器输出所述第一偏置电压；

所述第十四PMOS管的栅极与所述反相器的输入端连接，所述第十五PMOS管的栅极与所述运算放大器的输出端连接，所述第十六PMOS管的漏极与所述运算放大器的负输入端连接，所述第十四、第十五和第十六PMOS管源极接电压源；

所述第十四和第十五PMOS管的漏极、第十六PMOS管的栅极以及第五NMOS管的漏极与所述电容的第一端连接，所述电容的第二端和所述第五NMOS管的源极接地，所述第五NMOS管的栅极输入第二偏置电压。