[发明专利]分立栅存储器件及其形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别涉及一种分立栅存储器件及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪速存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

闪存的标准物理结构称为基本位(bit)。通常MOS的栅极(gate)和导电沟道层间由栅极绝缘层隔开，一般为氧化层(gate oxide)；而闪存在控制栅(control gate)与导电沟道间还多了一层物质，称之为浮栅(floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读，写，以及擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。图1给出了一个具有分立栅结构的存储器件，在图中标示了一共用的擦除栅(EG：erasing gate)006和两个浮栅002(FG)，在该器件中可以同时存储两位信息。所述结构包括：衬底001，包括字线区1、及与其相邻的擦除栅区2，所述字线区1和擦除栅区2间还形成有浮栅结构及位于所述浮栅结构表面的控制栅结构。所述浮栅结构包括浮栅氧化层0021及位于浮栅氧化层0021上的浮栅002，所述控制栅结构包括介质层0031及位于介质层0031上的控制栅003。

其中，所述字线区1形成有括位于所述衬底001上的字线氧化层0041及位于所述字线氧化层0041上的字线004，所述浮栅结构包括位于所述衬底上的浮栅氧化层及位于所述浮栅氧化层表面的浮栅002；

所述擦除栅区2形成有位于所述衬底001上的隧穿氧化层006及擦除栅005，所述隧穿氧化层006位于所述擦除栅结构与所述浮栅结构之间。

所述存储器件还包括侧墙007，所述侧墙007位于浮栅结构和控制栅结构的两侧。

结合图1，对所述工作原理进行说明：由于浮栅002的物理特性与结构，其被注入负电子时，该位就由数字“1”被写成“0”，这一过程为写入，也可称为编程模式；相对的，当负电子从浮栅002中移走后，该位就由数字“0”变成“1”，此过程称为擦除。关于电子注入或擦除的技术在业界有许多探讨。其中编程时采用隧穿注入法(channel hot injection)机理。当源极(未图示)接地，控制栅003的电压大于漏极(未图示)电压时，浮栅002与位于所述浮栅下方的衬底内的导电沟道间氧化层的势垒会变窄，因此在导电沟道中的电子会被加速从沟道跃迁到浮栅002中，进而完成编程(写入)的动作。在擦除信息时运用了Fowler-Nordheim隧穿效应，控制栅003接地，擦除栅区2加正电压，电子由浮栅002隧穿至擦除栅005，完成对浮栅002中电荷的擦除。由于Fowler-Nordheim效应对隧穿氧化层006中的电场十分敏感，电场越大，隧穿电流越大，对电荷的擦除速度越快，因此为提高器件的擦除速度，可以降低所述隧穿氧化层的穿越势垒。申请号为200610118219.7的中国专利公开了一种分立栅存储器件的形成方法，但未能有效解决降低隧穿氧化层的势垒的问题。

发明内容

本发明的目的在于提供一种分立栅存储器件及其形成方法，能够有效降低隧穿氧化层的势垒的宽度，提高信息擦除速度。

为解决上述问题，本发明提供一种分立栅存储器件的形成方法，包括：

提供衬底，所述衬底上依次形成有浮栅氧化层、浮栅多晶硅层、介质层及控制栅多晶硅层；

以所述浮栅多晶硅层为刻蚀停止层，刻蚀控制栅多晶硅层，形成两个控制栅，所述两个控制栅相向一侧的空间为擦除栅区，所述两个控制栅相背一侧的空间为字线区；

形成位于每个控制栅两侧的侧墙，所述侧墙还位于所述浮栅多晶硅层近字线区的一侧；

在所述侧墙的表面形成牺牲侧墙；

以所述牺牲侧墙为掩膜，刻蚀所述浮栅多晶硅层，形成浮栅，所述浮栅近字线区的一端与控制栅齐平，另一端除位于控制栅下方，还位于双层侧墙和牺牲侧墙下方，所述两个浮栅相向一侧的空间为擦除栅区；

对近擦除栅区的两个浮栅间的衬底进行离子注入，形成源区；

去除所述牺牲侧墙，所述浮栅侧向突出于所述控制栅结构，形成有浮栅的侧向突出部；

形成隧穿氧化层，所述隧穿氧化层覆盖控制栅近擦除栅区一侧的表面和浮栅近擦除栅区一侧的表面，所述隧穿氧化层的厚度小于牺牲侧墙的厚度；