[发明专利]带有预放大器的互补循环折叠增益自举跨导运算放大器

说明书

技术领域

本发明属于微电子学与固体电子学领域的超大规模集成电路设计，涉及一种新型增益自举放大器电路，可以用于模数转换电路，滤波器等模拟信号处理电路的设计。

背景技术

本发明涉及诸如高速模数转换器等高性能开关电容电路中高速增益自举运算放大器的设计。运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算跨导放大器(OTA)功耗优于多级的运算放大器，并且带有增益自举结构的单级运算放大器可以提供非常高的增益。因此，传统的折叠式增益自举OTA放大器获得了广泛的应用。但是，传统的折叠式增益自举OTA放大器具有速度慢、功耗大等缺点。一方面，集成电路的工作速度日益提高；另一方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延长移动便携设备的使用时间。

针对上述情况，本发明提出了一种具有互补输入的循环折叠增益自举OTA。

发明内容

为了克服现有折叠式增益自举OTA速度慢、功耗大的不足，本发明设计了新型带有预放大器的互补循环折叠增益自OTA。本发明目的在于提高增益自举OTA的单位增益带宽GBW，以提高运算放大器的工作速度，并降低增益自举OTA的功耗。使用本发明，可以提高诸如高性能模数转换器的高性能开关电容的速度，或者降低功耗。

本发明的特征在于，

含有：预放大器电路，P型互补输入支路，和所述P型互补输入支路相连的P型偏置电压晶体管部分、偏置尾电流晶体管对部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，N型互补输入支路，和所述N型互补输入支路相连的N型偏置电压晶体管部分、偏置尾电流晶体管部分、共源共栅晶体管部分以及和所述共源共栅晶体管部分相连的辅助放大器，其中：

预放大器电路，含有：第一NMOS晶体管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4，和第五NMOS管N5，其中：

第五NMOS管N5源极接地，栅极接N型第一偏置电压Vbn1，

第一NMOS管N1的栅极接第一全差分信号VINN，

第二NMOS管N2的栅极接第二全差分信号VINP，

该第一NMOS管N1、第二NMOS管N2两者的源极彼此相连后接所述第五NMOS管N5的漏极，

第三NMOS管N3、第四NMOS管N4两者的栅极彼此相连后按N型第零偏置电压，两者的源极彼此相连后接电源电压VDD，

P型互补输入支路，含有：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，其中：该第一PMOS管P1、第二PMOS管P2两者的栅极互联后接所述第一全差分信号VINN，该第三PMOS管P3、第四PMOS管P4两者的栅极互联后接所述第二全差分信号VINP，

与所述P型互补输入支路相连的所述P型偏置电压晶体管部分，其第五PMOS管P5源极接所述电源电压VDD，栅极接P型第一偏置电压Vbp1，漏极同时与所述第一到第四共四个PMOS管P1，P2，P3，P4的源极相连，

与所述P型互补输入支路相连的所述偏置尾电流晶体管部分，含有：第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管M9，其中：所述第六到第九共四个NMOS管N1，N2，N3，N4的源极都接地，所述第六NMOS管N6、第七NMOS管N7两者的栅极互连后接所述第三PMOS管P3的漏极，所述第八NMOS管N8、第九NMOS管N9两者的栅极互连后接所述第二PMOS管P2的漏极，所述第六NMOS管N6、第一PMOS管P1两者的漏极相连，

与所述P型互补输入支路相连的所述共源共栅晶体管对部分，含有：第十NMOS管N10、第十一NMOS管N11、第十三NMOS管N13和第十四NMOS管N14，其中：第十NMOS管N10的源极与所述第六NMOS管N6的漏极相连，第十一NMOS管N11的源极与所述第九NMOS管N9的漏极相邻啊，第十二NMOS管N12的源极和所述第七晶体管N7的漏极相连，第十三NMOS管N13的源极和所述第八NMOS管N8的漏极相连，第十二NMOS管N12的漏极和所述第三PMOS管P3的漏极相连，第十三NMOS管N13的漏极和所述第二PMOS管P2的漏极相连，第十二NMOS管N12、第十三NMOS管N13两者的栅极互连后接N型第二偏置电压Vbn2，