[发明专利]半导体芯片及其制造方法

说明书

技术领域

本发明涉及半导体封装工艺，尤其涉及一种倒装芯片封装的导电凸块的结构及其制造方法。

背景技术

倒装芯片技术在半导体装置封装中扮演着不可或缺的角色。倒装芯片微机电组成(assembly)包含使用焊料凸块作为内连线，直接电性连接面朝下(face down)的电子元件至基材(例如电路板)上。由于倒装芯片封装相较于其他封装方法具有尺寸、效能、及设计弹性上的优势，使倒装芯片封装的使用率大幅成长。

近来，已发展出铜柱(copper pillar)技术。电子元件借由铜柱来取代焊料凸块，连接电子元件及基材。铜柱技术可使凸块桥接的机率达到最低，减少电路的电容负载，及可使电子元件在更高的频率下操作。

然而，传统的焊料凸块及铜柱工艺仍具有缺点。例如，在传统的焊料凸块工艺中，使用焊料作为掩模以蚀刻底下的凸块下金属层(under bump metallurgy，UBM)。然而，凸块下金属层可能会在蚀刻工艺中受到横向的侵蚀，造成凸块下金属层的底切(undercut)。凸块下金属层的底切可能会在焊料凸块工艺中导致应力产生。此种应力可能会造成底下的基材中的低介电常数介电层破裂。在铜柱工艺中，应力可能沿着铜柱及用以连接电子元件的焊料之间的界面破裂，也会沿着底切及铜柱之间的界面破裂，因而可能会导致高漏电流并严重影响可靠度。

因此，业界所需的是一种改良的结构及方法，来形成适于半导体晶片的导电柱体，且具有良好的电性效能。

发明内容

为克服现有技术的缺陷，本发明提供一种半导体芯片，包括：一基材；一连接焊盘，位于该基材上；一凸块下金属层，位于该连接焊盘上；一铜柱，位于该凸块下金属层上，该铜柱具有一顶面及一凹型侧壁，其中该顶面具有一第一宽度；一镍盖层，具有一顶面及一底面，位于该铜柱的该顶面上，该镍盖层的底面具有一第二宽度，其中该第二宽度对该第一宽度的比例为约0.93至1.07；以及一焊料，位于该镍盖层的该顶面上。

本发明还提供一种半导体芯片的制造方法，包括：提供一基材；形成一连接焊盘于该基材上；沉积一凸块下金属层于该连接焊盘上；形成一铜柱于该凸块下金属层上；沉积一镍层于该铜柱上，其中该镍层及该铜柱之间具有一界面；沉积一焊料于该镍层上；在一水溶液中蚀刻该镍层及该铜柱，该水溶液包含55至85体积百分比的磷酸、小于1体积百分比的以叠氮为主的化合物及小于1体积百分比的锡；以及在蚀刻该镍层及该铜柱后，蚀刻该凸块下金属层。

本发明还提供一种半导体芯片的制造方法，包含：提供一基材；形成一连接焊盘于该基材上；沉积一含铜的凸块下金属层于该连接焊盘上；沉积一镍层于该凸块下金属层上；

沉积一焊料于该镍层上：以及在一水溶液中蚀刻该镍层及该凸块下金属层，该水溶液包含36至42体积百分比的磷酸、2至3体积百分比的硝酸、44至49体积百分比的醋酸及2至3体积百分比的锡。

在本发明实施例提供的半导体芯片及其制造方法中，第一宽度对第二宽度的适当比例能够减少应力，而此种应力会沿着导电柱及焊料(在随后工艺中用于连接元件)之间的界面产生破裂。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。

附图说明

图1～图7、图8A、图8B、图9～图14示出依照本发明实施例的结构在各种制造阶段的剖面图。

【主要附图标记说明】

101～基材          103～内连线层

105～第一保护层    107～连接焊盘

109～第二保护层    111～开口

113～缓冲层          114～侧壁

115～结合开口        117～凸块下金属层

117a～铜层           117b～钛层

119～光致抗蚀剂层    121～孔洞

123～铜柱            125～铜柱顶面

127～镍盖层          129～镍盖层底面

131～镍盖层顶面      133～焊料

135～元件            137～焊球

139～底部填充材料    141～镍层

143～焊材            W1～第一宽度

W2～第二宽度

具体实施方式