[发明专利]一种支持动态校准的时钟恢复方法和电路

权利要求书

1.一种支持动态校准的时钟恢复电路，该时钟恢复电路主要由数字控制振荡器DCO和控制逻辑core构成，其特征是控制逻辑core对USB总线数据信号和DCO输出之间的频率误差进行提取，并通过控制算法计算出DCO的控制量输出给DCO，DCO根据core输入的控制量信息，调整时钟的频率，使输出时钟频率接近目标频率。

2.如权利要求1所述的一种支持动态校准的时钟恢复电路，其特征在于数字控制振荡器能采用一种基于RC振荡的振荡器实现，RC乘积决定振荡频率，由数字控制位对接入电路的电容或电阻进行调整，以改变振荡频率；也能采用一种环形振荡器，其振荡频率与电流源相关，由数字控制位对电流源的大小进行调整，以改变振荡频率。

3.如权利要求1所述的一种支持动态校准的时钟恢复电路，其特征在于上电后DCO首先利用USB总线上的SOF包的时间间隔进行定时，完成上电初次校准；在完成初次校准后，持续利用USB总线上数据包传输之间的SOF包时间间隔进行定时，对DCO时钟频率不断进行动态校准。

4.一种支持动态校准的时钟恢复方法，应用于权利要求1所述的电路中，其特征在于该方法在上电后首先利用USB总线上的SOF数据包的时间间隔进行定时，完成初次校准，然后持续利用USB总线上数据包传输之间的SOF数据包时间间隔进行定时，在定时时间内对输出时钟进行计数，将计数结果与校准频率时钟的计数结果进行比较，判断输出时钟的频率与校准频率的高低，根据判断结果对输出时钟的频率进行调节，对输出时钟频率不断进行动态校准，使输出时钟频率始终保持在校准频率。

5.如权利要求4所述的一种支持动态标准的时钟恢复方法，所述SOF数据包包含SYNC部分、PID部分、Frame Number部分、CRC5部分，其特征在于在上电后首先利用USB总线上的SOF数据包的时间间隔进行定时之前，对SOF数据包进行检测，检测方法为解析SYNC部分及PID部分，只要SYNC部分满足USB协议要求，PID满足SOF包PID定义，则认为是SOF数据包。