[发明专利]一种亚阈值存储阵列电路

说明书

技术领域

本发明涉及亚阈值工作区域下的存储单元、亚阈值存储单元阵列电路中的漏电流补偿，以及亚阈值灵敏放大器电路，为一种亚阈值存储阵列电路。

背景技术

存储单元阵列是现代数字系统的重要组成部分，也往往是系统设计的功耗瓶颈。市场对各种便携式设备需求的不断提高对存储单元阵列的降低功耗技术提出了更高的要求。亚阈值设计是当前超低功耗设计的热门，亚阈值设计通过降低电源电压Vdd进入电路的亚阈值区域：Vdd小于阈值电压Vth，使得系统工作在电路的亚阈值区，进而显著降低系统的动态、静态功耗。亚阈值存储单元电路的设计更是凸显了亚阈值设计的低功耗优越性。但是在具体的实现过程中该设计也引入了一系列问题，尤其是存储单元的开启、关断电流比I_on/I_off较小，使得亚阈值区域内位线上未被选中存储单元匹配管的漏电流对存储单元电路的影响远远大于相应条件下它在超阈值区域的影响，而且该影响会在工艺偏差的影响下进一步恶化。如果没有留有足够的冗余度，也就是位线上串联的存储单元数大于一定限度，被选中存储单元的开启电流可能会被累积的未被选中存储单元的漏电流干扰，以致后续电路无法识别正确的逻辑，造成存储单元的读写失效。

考虑到工艺偏差及后续灵敏放大器的偏置电压，单个位线上存储单元数会被进一步限制。目前的亚阈值区域的存储单元电路设计倾向于两种设计方式：1)仔细计算各种工艺角下晶体管开启电流和关断电流的比例关系，严格控制同一位线上串联的存储单元的数目；2)在存储单元内部加上漏电流补偿逻辑。但是存储单元电路是大容量逻辑部件，对设计密度有着较高的要求，上面两种方法都不能有效的解决存储单元电路芯片面积消耗过大的问题。如何正确识别到正确逻辑电平成为亚阈值存储体设计者必须面对的关键问题。也有学者提出采用注入泄漏电流(injecting leakage current)的方法平衡位线BL和上由于泄漏电流I_off引入的位线不平衡。但是考虑到存储体的容量，该方法的低功耗和高密度效果不明显。

采用亚阈值设计技术可以降低系统功耗，亚阈值存储电路的设计已经证实了存储单元的动态功耗可以随着电源电压的下降成平方项减少。考虑到存储单元阵列的容量，这一减少的功耗将非常可观。但是处于亚阈值区域的电路有着它本身特有的电路特性，常规设计中单纯采用位线漏电流补偿的方法已经完全不能适应亚阈值电路设计的需求。因此，高密度、高鲁棒性的亚阈值存储单元位线电流补偿设计是亚阈值电路设计真正能够工作且走向实际应用的关键。

发明内容

本发明要解决的问题是：亚阈值存储电路中，存储单元的开启、关断电流比I_on/I_off较小，位线上未被选中存储单元匹配管的漏电流对被选中存储单元的开启电流存在很大影响，而现有的解决方法都存在存储单元电路芯片面积消耗过大的问题，常规设计中单纯采用位线漏电流补偿的方法已经完全不能适应亚阈值电路设计的需求。