[发明专利]移位寄存器电路、源极驱动器及其方法

说明书

本申请要求于2010年2月12日提交到韩国知识产权局的第10-2010-0013584号韩国专利申请的优先权，其公开完整地包含于此，以资参考。

技术领域

以下描述涉及一种用于平板显示(FPD)装置的源极驱动器，更具体地讲，涉及一种具有改进的操作特性的移位寄存器电路以及包括所述移位寄存器的用于FPD装置的源极驱动器。

背景技术

通常，FPD装置(诸如，TFT-LCD)包括：平板显示板；配置为驱动平板显示板的栅极线的栅极驱动器；配置为驱动平板显示板的源极线的源极驱动器。

如图1所示，传统的源极驱动器包括移位寄存器电路100、数据寄存器电路200、保持寄存器电路300、电平转换器电路400、解码器电路500和输出缓冲器电路600。移位寄存器电路100配置为根据移位寄存器时钟信号SFT_CK将锁存时钟F_LAT1至F_LATn产生到数据寄存器电路200，从而将被显示的RGB数据被顺序地存储在其中。

传统的移位寄存器电路100包括多个串联连接的移位寄存器S/R1至S/Rn。参照图2，移位寄存器S/R1至S/Rn配置为通过在一个水平同步时钟HSYNC期间在移位寄存器时钟SFT_CK的上升沿将水平开始信号STV移位，来产生输出信号SFT_OUT1至SFT_OUTn。逻辑门GA1至GAn被配置为逻辑地组合移位寄存器S/R1至S/Rn的输出信号SFT_OUT1至SFT_OUTn以及移位寄存器时钟信号SFT_CK，并将所得的信号作为锁存时钟信号F_LAT1至F_LATn提供给数据寄存器电路200的第一锁存器，第一锁存器配置为锁存显示数据RGB。保持寄存器电路300包括第二锁存器，第二锁存器配置为响应于负荷信号S-LAT保持存储在数据寄存器电路200中的显示数据RGB。

在传统的移位寄存器电路100中，因为仅使用D触发器来实现移位寄存器S/R1至S/Rn，所以电路大小比较小并且电路结构简单。然而，当移位寄存器时钟信号SFT_CK的周期比较短时，水平开始信号STV的保持裕度(holding margin)不足。在这种情况下，因为无法很好地执行移位操作，所以移位寄存器S/R1至S/Rn不能正常地产生输出信号SFT_OUT1至SFT_OUTn。因此，也不能产生锁存时钟信号F_LAT1至F_LATn。

为了解决这些问题，提出了图3的移位寄存器电路100。图3仅示出图1的移位寄存器电路100的移位寄存器S/R1至S/Rn。

参照图3，传统的移位寄存器电路100包括串联布置的多个移位寄存器S/R1至S/Rn。使用两个串联连接的触发器DF1和DF2来实现移位寄存器S/R1至S/Rn中的每个。参照图4的波形图，设置在前级的触发器DF1配置为通过在移位寄存器时钟信号SFT_CK的上升沿将作为输入信号的水平开始信号STV或者前一移位寄存器S/R1至SRn-1的输出信号SFT_OUT1至SFT_OUTn-1移位，来产生脉冲信号SFT_P1至SFT_Pn。同时，设置在后级的触发器DF2配置为通过在移位寄存器时钟信号SFT_CK的下降沿将脉冲信号SFT_P1至SFT_Pn移位，来产生移位寄存器S/R1至SRn-1的输出信号SFT_OUT1至SFT_OUTn-1。复位信号SFT_RSTB将触发器DF1和DF2复位。

当假设移位寄存器时钟信号SFT_CK的周期为Tck时，与使用单个触发器实现每个移位寄存器的情况相比，传统的移位寄存器电路100可确保关于水平开始信号STV的保持裕度大于Tck/2。因此，移位寄存器电路100可更稳定地操作。然而，因为使用两个触发器来实现每个寄存器，所以电路大小增加。

此外，参照图5，当通过延迟水平开始信号STV达到延迟时间“td，stv”产生的信号STV_R被施加到最前面的移位寄存器S/R1中的前面的触发器DF1的输入端D，并且通过延迟移位寄存器时钟信号SFT_CK达到延迟时间“td，ck”产生的信号SFT_CK_R被作为触发器DF1的时钟信号被施加时，如果(td，ck)＞(td，stv+Tck/2)，则传统的移位寄存器电路100不能执行移位操作。即，当Tck较小时，关于水平开始信号STV的保持裕度仍然不足，因此移位寄存器不能正常地产生输出信号。