[发明专利]快闪存储装置及其运作方法

说明书

技术领域

本发明有关存储器，特别是有关于快闪存储器。

背景技术

一般的快闪存储装置包括一控制器及一快闪存储器(f1ash memory)，用以为一主机储存数据。当主机欲储存数据至快闪存储装置，主机会向快闪存储装置发送写入命令，控制器再依据写入命令将数据写入快闪存储器。当主机欲自快闪存储装置读取数据，主机会向快闪存储装置发送读取命令，控制器再依据读取命令自快闪存储器读取数据后传送至主机。

目前的快闪存储器可分为单层单元(single level cell，SLC)快闪存储器、多层单元(multi level cell，MLC)快闪存储器、以及三层单元(triple level cell，TLC)快闪存储器。单层单元快闪存储器的一个存储单元仅能储存一个数据位，缺点是减少了可储存数据量，但具有高数据存取速度及高数据维持力(data retention)的优点。多层单元快闪存储器的一个存储单元可储存两个数据位，三层单元快闪存储器的一个存储单元可储存三个数据位，优点是增加了可储存数据量，但具有低数据存取速度及低数据维持力的缺点。

为了降低成本，许多厂商经常选择使用多层单元快闪存储器或三层单元快闪存储器供快闪存储装置储存数据，以在有限的成本内增加快闪存储装置的数据储存量。然而，由于多层单元快闪存储器或三层单元快闪存储器的数据维持力较低，为确保储存的数据的正确性，储存至多层单元快闪存储器或三层单元快闪存储器的数据必须先经过“数据塑形”(data shaping)的处理。数据塑形处理可为数据搅乱(scrambling)或数据交错(interleaving)程序。一般而言，新型的快闪存储器控制器皆具备数据塑形的功能，以处理欲写入至多层单元快闪存储器或三层单元快闪存储器的数据，以及自多层单元快闪存储器或三层单元快闪存储器读出的数据。

图1为现有的快闪存储装置104的区块图。快闪存储装置104耦接至主机102，包括控制器112及快闪存储器114。快闪存储器114为多层单元快闪存储器或三层单元快闪存储器。控制器112为新型的快闪存储器控制器，包括处理器122、存储器124、数据塑形模块126、以及错误修正码编码器128。当主机102欲将第一写入数据写入快闪存储装置104，主机102先传送第一写入数据至快闪存储装置104。控制器112首先将第一写入数据储存于存储器124，接着以数据塑形模块126处理第一写入数据以得到第二写入数据，再以错误修正码编码器128编码第二写入数据以得到第三写入数据，最后再将第三写入数据写入快闪存储器114。由于第三写入数据有经过数据塑形模块126的数据塑形处理，因此可增进数据储存于快闪存储器114时的数据维持力，从而具备较低的数据错误率。

当主机102欲自快闪存储装置104读出第三读出数据，控制器112首先自快闪存储器114读取第一读出数据，接着以错误修正码编码器128解码第一读出数据以得到第二读出数据，再以数据塑形模块126处理第二读出数据以得到第三读出数据，最后再将第三读出数据传送至主机102。

然而，由于多层单元快闪存储器及三层单元快闪存储器是较新型的存储器，旧型的快闪存储器控制器并不具备数据塑形的功能。这使得具备旧型控制器的快闪存储装置仅能使用高数据维持力的单层单元快闪存储器，而无法使用低数据维持力的多层单元快闪存储器及三层单元快闪存储器，从而使快闪存储装置的生产成本提高，并降低快闪存储装置的可储存数据量。因此，必须提出一种方法，以使具备旧型控制器的快闪存储装置亦可使用低数据维持力的多层单元快闪存储器及三层单元快闪存储器。

发明内容

有鉴于此，本发明的目的在于提供一种快闪存储装置及其运作方法，以使具备旧型控制器的快闪存储装置亦可使用低数据维持力的多层单元快闪存储器及三层单元快闪存储器。

本发明提供一种快闪存储装置，该快闪存储装置包括一第一快闪存储器、一第二快闪存储器、以及一控制器。该第一快闪存储器储存一数据塑形驱动程序(datashaping driver)，其中该数据塑形驱动程序可执行一数据塑形(data shaping)功能。该第二快闪存储器用以储存使用者数据。该控制器于该快闪存储装置启动后开启该第一快闪存储器并关闭该第二快闪存储器，于该快闪存储装置耦接至一主机后检测是否该主机已安装该数据塑形驱动程序，若该主机未安装该数据塑形驱动程序则安装该第一快闪存储器所储存的该数据塑形驱动程序至该主机，以及于该主机已安装该数据塑形驱动程序后关闭该第一快闪存储器并开启该第二快闪存储器。