[发明专利]封装

说明书

技术领域

本发明涉及一种包括第一裸片(die)和第二裸片的封装(package)。

背景技术

现在硅技术中特征尺寸的趋势是减小。例如CMOS(互补金属氧化物半导体)硅处理中减小的特征尺寸允许数字逻辑在每一连续制造技术中缩小。例如，如果以90nm(纳米)技术实施数字逻辑单元，则在以65nm技术实施的情况下相同单元将少占55％的面积。

发明内容

根据一个方面，提供了一种封装，包括：第一裸片；第二裸片；连接所述第一裸片和所述裸片的接口；中断(interrupt)装置，包括用于检测中断信息的装置，用于响应于所述检测装置检测到中断信息而提供分组的装置，所述分组包括所述分组中的数据将被写入的地址，所述接口被配置成传输所述分组；和存储装置，能够向其写入所述数据，中断事件，根据在多个所述分组中接收的数据来确定。

优选地，所述存储装置包括能被至少一个其他功能使用的存储空间。

所述存储装置可以包括RAM。

CPU可被配置成读取所述存储装置以确定中断。

CPU可被配置成读取所述存储装置。

中断可包括边沿触发中断。

用于检测所述中断信息的装置可以被配置成检测信号中的过渡(transition)。

所述数据可包括指示检测到的边沿的类型的信息。

中断事件可包括中断断言(interrupt assertion)和中断解除断言(interrupt de-assertion)之一。

中断装置可包括时间标记装置(time stamp means)，用于根据所述用于检测中断信息的装置检测到所述中断信息的时间在所述分组中提供时间标记信息，所述数据包括所述时间标记信息。

提供装置可被设置成在所述分组中提供指示所述分组包括写入事务(write transaction)的信息。

中断装置可包括用于控制所述分组中的地址的装置。

控制装置可被配置成使得所述分组在由所述提供装置提供的分组中包括相同地址。

控制装置可被配置成使得不同分组包括不同地址。

控制装置可被配置成使得随后的分组具有与在前分组相邻的存储地址。

控制装置可包括环形(circular)地址数据结构。

接口可被配置成传输所述分组和一个或多个存储器事务这二者。

接口可被配置成传输控制信号，所述控制信号中的至少一个包括电平敏感中断。

第一和第二裸片中的一个上的至少一个控制信号源可被配置成经由所述接口提供相应控制信号给所述第一和第二裸片中的另一个上的对应控制信号目的地(destination)。

所述控制信号源中的信号改变可以以功能上对所述控制信号源和控制信号目的地透明的方式传送给所述控制信号目的地。

可提供用于将多个控制信号捆绑(bundle)在一起以形成组群的装置，通过所述捆绑装置提供多个组群。

根据另一方面，提供了一种用在包括第一裸片和第二裸片的封装中的方法，所述方法包括：接口连接所述第一裸片和所述裸片；检测中断信息；响应于检测到中断信息而提供分组，所述分组包括所述分组中的数据将被写入的地址，经由接口从所述第一裸片向所述第二裸片传输所述分组；和将所述数据写入存储装置；和根据在多个所述分组中接收的数据来确定中断事件。

根据另一方面，提供了一种用在封装中的裸片，所述封装包括裸片和至少一个另一裸片，所述裸片包括：连接所述裸片至所述另一裸片的接口；存储装置，能够向其写入来自分组的数据，所述分组经由所述接口被接收，所述数据包括中断信息；和用于确定根据在多个所述分组中接收的数据确定的中断事件的装置。

一个或多个上述方面可以但不是必须解决或缓解一个或多个下述问题。

发明人已经理解，当纳米技术的尺寸减小时，与数字单元相比，模拟和IO(输入/输出)单元缩小幅度会较小(如果缩小的话)。这可能引起以下情形：对于集成电路上更复杂的系统，该设计越来越多地受到焊盘限制(pad limited)。焊盘限制设计不利之处在于，数字逻辑不能如数字逻辑在器件面积中是决定因素的情况那样被密集地实施。