[发明专利]避免无效核跳跃和提供硬件辅助的低功率状态选择的机构

说明书

技术领域

本发明涉及处理器执行领域，具体来说，涉及处理器操作的优化。

背景技术

半导体处理和逻辑设计的发展允许在集成电路装置上存在越来越多的逻辑。因此，计算机系统配置已经从系统中的单个或多个集成电路演变成在各个集成电路上存在多个处理器管芯、多个核、多个硬件线程和多个逻辑处理器。处理器或集成电路通常包括单个物理处理器管芯，其中该处理器管芯可包括任何数量的核、硬件线程或逻辑处理器。

集成电路上越来越多数量的处理元件(即，核、硬件线程和逻辑处理器)使得能够并行完成更多任务。但是，作为增加的处理功率的必然结果，热密度和泄漏功率的问题也随之扩大。因此，具有多个核的处理器可以采用称为核跳跃(即，至少一个核的体系结构状态/上下文移到另一个核)的热耗散技术。但是，将整个上下文从一个核移到另一个核所固有的是成本，即，浪费的执行周期、花费在移动上的能量以及冷高速缓存。然而，当前还没有关于在基于热密度的初始核跳跃决定之外决定何时核跳跃的明智决定。因此，可能会在不需要核跳跃(即，触发的热密度状况可自我减轻)或者核跳跃不可行(即，跳跃会导致相同或更差的热状况)时启动核跳跃。结果，存在这样一些情形，其中由于热状况而触发核跳跃，但有利的却是避免核跳跃。

随着处理器的发热和功率问题不断升级，低功率状态的智能使用变得更加重要。目前，现今的特权级软件(即，操作系统)在请求转变到低功率状态时并不非常准确。因此，之前的软件可能会请求核从过深(即，消耗较低的功率，但与核在未来成为闲置的时间量相比，没有足够的苏醒时间)或过浅(即，当闲置时间量大于苏醒时间时，消耗较多的功率)进入到无效的特定低功率状态。

发明内容

本发明涉及一种设备，包括：

多个处理器核；

预测机构，用于预测在未来间隔所述多个处理器核的未来活动；以及

核跳跃机构，用于基于在所述未来间隔所述多个处理器核的所述未来活动确定核跳跃是否有效，并响应于基于所述多个处理器核的所述未来活动确定所述核跳跃不有效而禁止核跳跃事件。

本发明涉及一种设备，包括处理器，所述处理器包括：

多个核；

耦合到所述多个核的核跳跃逻辑，用于触发核跳跃请求；

耦合到所述多个核的预测逻辑，用于预测在下一个间隔所述多个核的活动；以及

耦合到所述核跳跃逻辑和所述预测逻辑的核跳跃管理器逻辑，所述核跳跃管理器逻辑响应于所述核跳跃管理器确定在所述下一个间隔所述多个核的所述活动指示核跳跃是无效的而拒绝所述核跳跃请求。

本发明涉及一种方法，包括：

预测在未来间隔期间处理器上的多个核的闲置-活动表示的预测的驻留期；

接收核跳跃请求；

确定在所述未来间隔期间所述多个核的所述闲置-活动表示的所述预测的驻留期是否大于驻留期阈值；

响应于所述核跳跃请求，响应于确定在所述未来间隔期间所述闲置-活动表示的所述预测的驻留期大于所述驻留期阈值而执行核跳跃；以及

响应于所述核跳跃请求，响应于确定在所述未来间隔期间所述闲置-活动表示的所述预测的驻留期不大于所述驻留期阈值而不执行所述核跳跃。

本发明涉及一种包括程序代码的计算机可读介质，所述程序代码在由机器执行时将执行如上所述的方法。

本发明涉及一种设备，包括用于执行如上所述的方法的部件。

本发明涉及一种设备，包括：

多个核；以及

耦合到所述多个核的功率机构，所述功率机构用于接收使所述多个核中的核进入请求的功率状态的请求，预测预测的功率状态，并基于所述功率机构的预测精度为所述核选择所述预测的功率状态。

本发明涉及一种设备，包括：

多个核；

耦合到所述多个核中的核的预测逻辑，所述预测逻辑用于至少基于在一定间隔内所述多个核中的核的闲置持续时间预测预测的低功率状态；

预测精度逻辑，用于确定所述预测逻辑的预测精度；以及

耦合到所述预测逻辑的功率控制逻辑，用于接收来自软件实体的请求的低功率状态以及来自所述预测逻辑的预测的低功率状态，其中所述功率控制逻辑响应于所述预测精度大于阈值精度而为所述核选择所述预测的低功率状态，并响应于所述预测精度不大于所述阈值精度而为所述核选择所述请求的低功率状态。

本发明涉及一种方法，包括：

在处理器的预测硬件中确定核的预测的功率状态；

确定所述预测硬件的预测精度；

从软件实体接收为核请求的功率状态；