[实用新型]一种沟槽型大功率MOS器件

说明书

技术领域

本实用新型涉及一种MOS器件，尤其是一种沟槽型大功率MOS器件。

背景技术

功率MOS器件通常包括元胞区和位于元胞区外围的终端保护结构；元胞区的元胞集成度与终端保护结构直接影响着器件的特性，如特征导通电阻和耐压能力。而在不影响器件性能的前提下，减少制造MOS器件的光刻层数能够直接降低MOS器件的加工成本。目前，常用的功率MOS器件，需要经过7层光刻制造；当光刻层降低至5层时，加工成本可节约29％。中国专利ZL200410074901.1公开了《半导体装置及其制造方法》，其公开的终端保护结构中，利用围绕元胞区的环状阱区形成分压保护区，多晶硅栅极引出位于半导体基板上面并且部分搭跨于场氧化层之上。

然而，如专利ZL200410074901.1附图2所示的结构中，由于在分压保护区内只有主结，即紧连最外圈元胞的第二导电类型层与第一导电类型外延层构成的PN结；分压保护区只通过主结来分担器件电压。在场氧化层之上跨搭有一段多晶，当漏极端加电压时，所述半导体的结构会有下述问题：

1、由于所述分压保护区内主结对应的第二导电类型层和元胞区内第二导电类型层为同一制造层，因此主结对应的第二导电类型层的浓度、深度与元胞区内第二导电类型层的浓度和深度基本一致。若在主结尤其是主结边缘区域维持所述浓度和深度，当漏极端加正向电压时，那么会导致主结边缘电场强度过强，降低器件耐压能力；若在主结边缘区域增加阱区的浓度和深度时，虽然可以一定程度的提高耐压，需要增加至少一次光刻和相应的若干工艺步骤才能实现，这样会增加制造成本。

2、搭跨于场氧化层之上的栅极引出多晶与栅极引出多晶下面的场氧化层间构成了多晶场板结构。当漏极端加正电压时(对应于N型MOS器件)，在多晶场板下的半导体基板表面会形成与半导体基板导电类型相反的反型层，该反型层与主结导电类型一致，并与主结相连，形成一个表面漏电通道，增加了表面漏电的风险。

3、位于基板上面并部分搭跨于场氧化层之上的栅引出多晶硅需要增加一次光刻和相应的工艺步骤才能实现，这样会增加MOS器件的制造成本。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种沟槽型大功率MOS器件，其提高了器件耐压特性，降低了器件的制造成本。

按照本实用新型提供的技术方案，所述沟槽型大功率MOS器件，在所述MOS器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述元胞区位于半导体基板的中心区，终端保护结构位于元胞区的外围；所述元胞区采用沟槽结构，元胞区内元胞通过元胞沟槽内的导电多晶硅并联成整体；所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；其创新在于：

在所述MOS器件的俯视平面上，所述分压保护区包括至少两圈场氧化层，所述场氧化层均环绕在元胞区的外围；

在所述MOS器件的截面上，分压保护区包括主结和至少一个分压环；所述主结为邻近分压保护区的元胞沟槽与邻近所述元胞沟槽场氧化层间的第二导电类型层与第一导电类型外延层所形成的PN结；所述分压环为相邻场氧化层间的第二导电类型层与第一导电类型外延层间形成的PN结；所述分压环位于主结的外侧；所述主结与对应邻近主结的分压环间利用场氧化层及场氧化层下方的第一导电类型外延层隔离；所述相邻的分压环间利用场氧化层及场氧化层下方的第一导电类型外延层相隔离；截止保护区内的第二导电类型层与分压保护区内对应邻近截止保护区的第二导电类型层间采用场氧化层及场氧化层下方的第一导电类型外延层相隔离；所述主结内对应的第二导电类型层与第一金属连接成等电位；

所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入区；所述第二导电类型层位于第一导电类型外延层的上部；所述第一导电类型衬底的表面为半导体基板的第二主面，第一导电类型外延层的表面为半导体基板的第一主面；所述第一金属位于元胞区上方；

在所述MOS器件的截面上，所述分压保护区对应于主结内设有栅极引出端沟槽；所述栅极引出端沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层；所述栅极引出端沟槽内壁表面生长有绝缘栅氧化层，在上述栅极引出端沟槽内淀积有导电多晶硅；所述栅极引出端沟槽的槽口设有第二欧姆接触孔，所述栅极引出端沟槽及第二欧姆接触孔上方设置有第二金属，所述第二金属与栅极引出端沟槽内的导电多晶硅相接触；所述分压保护区对应于设置第二欧姆接触孔外的其余部分均由绝缘介质层覆盖。