[实用新型]π/4DQPSK无线收发系统的建模模型

说明书

技术领域

本实用新型涉及无线通信技术领域，特别涉及一种π/4DQPSK无线收发系统的建模模型。

背景技术

随着SOC芯片(System-on-Chip，简称SOC)技术的发展，芯片的功能越来越复杂，因此对SOC系统的建模和仿真提出了更高的要求。在目前的技术条件下，数字电路的设计和仿真已经高度自动化，但是模拟射频电路的仿真还是自底向上设计的，即由晶体管级到系统级进行设计，这种设计方法速度很慢，芯片设计的周期较长，效率较低。因此很多人都开始研究如何从系统级开始设计SOC系统，自系统级设计直至晶体管和版图级，以大大地加快设计的进程。混合描述语言的出现，尤其是VHDL-AMS和Verilog-A的出现使得这种自顶向下的设计成为可能，VHDL-AMS和Verilog-A可以描述数字模块和模拟模块的功能，对这些模块的描述用于实现物理电路。

然而，现有技术只是把SOC系统用极为抽象的模型描述出来，并没有对射频模块进行仿真分析，并且在系统建模的过程中，人们对抖动噪声等噪声源进行了建模，但是对于白高斯噪声(Additive WhiteGaussian Noise，简称AWGN)等却并没有进行建模和实现，其原因是在VHDL-AMS等语言中并没有适合的命令来对白高斯噪声进行建模。

实用新型内容

(一)要解决的技术问题

本实用新型要解决的技术问题是通过对整个系统的建模，可以快速仿真获得系统的性能，从而加快对系统自顶向下的设计速度，缩短芯片设计周期，提高效率。

(二)实用新型内容

为了解决上述技术问题，本实用新型提供了一种π/4DQPSK无线收发系统的建模模型，包括：

用建模方法实现的发射机模型，接收机模型和数据源模型，用建模方法实现的考虑了高斯噪声信号的无线信道模型。

其中，所述无线信道模型具体包括：

放大延时模块，用于将接收到的射频信号进行延时和放大/削弱处理；

高斯噪声产生模块，用于产生功率可调的高斯噪声信号；

加法器模块，用于将处理后的射频信号与所述高斯噪声信号进行相加。

所述高斯噪声产生模块按照如下公式产生高斯噪声信号：

其中X为高斯噪声信号，U1、U2为变量。

所述无线信道模型的最小仿真时间步长和最大仿真时间步长被设置为相等，且所述最小仿真时间步长等于高斯噪声信号产生进程的触发延时值。

其中，所述接收机模型具体包括：

前端处理模块，用于对接收到的所述无线信道模型发送的信号进行处理得到(I，Q)信号；

解调器，用于对所述(I，Q)信号进行解调；对解调后的信号进行阈值监测得到接收到的信号的0或1值。

所述解调器使用如下公式对所述(I，Q)信号进行解调，

A_k＝sign(cosθ_k)＝sign(Q_kQ_k-1+I_kI_k-1)

B_k＝sign(sinθ_k)＝sign(I_k-1Q_k-I_kQ_k-1)。

所述发射机模型、数据源模型、无线信道模型和接收机模型使用VHDL-AMS语言建模实现。

(三)有益效果

本实用新型的技术方案具有如下有益效果：本实用新型提供的π/4DQPSK无线收发系统的建模模型使用VHDL-AMS语言建模实现。本实用新型能够使得在设计初期，通过仿真能很快得到整个π/4DQPSK无线收发系统的性能分析，有效帮助无线通信设计人员进行自顶向下的系统设计，大大加快芯片的设计进程，缩短芯片设计周期，提高芯片设计的效率。

附图说明

图1是本实用新型实施例的π/4DQPSK无线收发系统的建模模型的结构框图；

图2是本实用新型实施例的发射机模型结构示意图；

图3是本实用新型实施例的对发射机模型的建模步骤流程图；

图4是本实用新型实施例的无线信道模型结构示意图；

图5是本实用新型实施例的对无线信道模型的建模步骤流程图；

图6是本实用新型实施例的无线信道模型产生高斯随机噪声的分布曲线图；

图7是本实用新型实施例的接收机模型结构示意图；

图8是本实用新型实施例的对接收机模型中的(I，Q)解调器的建模步骤流程图；