[实用新型]包含双极性晶体管及薄枚电容的半导体元件

说明书

技术领域

本实用新型涉及一种包含双极性晶体管及薄枚电容的半导体元件，尤指一种可缩小电路面积的包含双极性晶体管及薄枚电容的半导体元件。

背景技术

双极性(bipolar)晶体管制程元件具有高互导(transconductance)特性、低1/f噪声及准确的Vbe压降，且可耐高电压及高电流，开关速度快，可制作高增益元件，并具有高电流驱动能力。在线性集成电路(linear IC)、同时处理数字(digital)与模拟(analog)讯号的混合讯号(mixed-signal)IC及模拟IC等制程中，双极性晶体管制程占有绝对优势。

但双极性晶体管制程元件的集成度较低，元件占用面积较大。习用的双极性晶体管及薄枚电容的构造如图1所示。

其主要系于一P型基板(substrate)12上形成一N型外延层(epitaxial layer，也可译成磊晶层)14，再于预定位置分别形成P型埋层(buried layer)145及绝缘层147，藉以区隔出复数个元件区。各元件区中分别于P型基板12与N型外延层14之间形成一N+型埋层141，并依需求分别形成各类元件。例如于一元件区中形成一集极区161、一基极区163及一射极区165，成为一晶体管，并于覆盖所有元件的绝缘保护层149上分别形成对应的集极接点162、基极接点164及射极接点166。或于一元件区中形成第一电极181，并于绝缘保护层149上形成第二电极183及第一电极接点185，成为一薄枚电容。

由于双极性晶体管的电流系在N型外延层14中流动，而薄枚电容的第一电极181也是做在外延层14中。为了防止干扰与确保各元件的特性，故需使用P型埋层145与绝缘层147对各元件进行区隔与隔离，造成元件与元件之间无法避免的面积浪费。

另外，此制程的薄枚电容系于N型外延层14的表面形成一薄层(shallow)N+掺杂区(即第一电极181)后，再进氧化炉管中氧化长成绝缘保护层149。由于此区域具有高浓度的N+离子，其氧化层很难控制为薄层，故电容值难以做高。

实用新型内容

本实用新型的主要目的，在于提供一种包含双极性晶体管及薄枚电容的半导体元件，尤指一种可缩小电路面积的包含双极性晶体管及薄枚电容的半导体元件。

本实用新型的另一目的，在于提供一种包含双极性晶体管及薄枚电容的半导体元件，其主要利用晶体管元件间的隔离区制作薄枚电容，可有效缩小电路面积。

本实用新型的又一目的，在于提供一种包含双极性晶体管及薄枚电容的半导体元件，其薄枚电容可选择为PIP电容、PIM电容或MIM电容。

本实用新型的又一目的，在于提供一种包含双极性晶体管及薄枚电容的半导体元件，可省略薄枚电容与双极性晶体管间的隔离绝缘层，藉以减少电路所需的面积。

为达成上述目的，本实用新型提供一种包含双极性晶体管及薄枚电容的半导体元件，包含有：基板；外延层，形成于该基板上；复数个隔离埋层，分别将该外延层隔离为复数个元件区；复数个隔离绝缘层，分别形成于各隔离埋层上；复数个双极性晶体管，分别形成于各元件区中；保护绝缘层，覆盖于各元件区及隔离绝缘层上；至少一薄枚电容，分别形成于该保护绝缘层上对应于隔离缘层的位置。

本实用新型尚可提供一种包含双极性晶体管及薄枚电容的半导体元件，包含有：基板；外延层，形成于该基板上；复数个隔离埋层，分别将该外延层隔离为复数个元件区；复数个隔离绝缘层，分别形成于各隔离埋层上；复数个双极性晶体管，分别形成于各元件区中；保护绝缘层，覆盖于各元件区及隔离绝缘层上；至少一薄枚电容，形成于该保护绝缘层上对应于各双极性晶体管以外的区域。

本实用新型的优点在于不仅可缩小电路面积，且可减少制程步骤，大幅降低制作成本。

附图说明

图1为习用双极性晶体管及薄枚电容的剖面示意图；

图2为本实用新型一较佳实施例的剖面示意图；

图3为本实用新型另一实施例的剖面示意图；

图4为本实用新型又一实施例的剖面示意图。