[实用新型]图像传感器无效
申请号: | 201020196421.3 | 申请日: | 2010-05-17 |
公开(公告)号: | CN201750497U | 公开(公告)日: | 2011-02-16 |
发明(设计)人: | 程杰;唐冕;刘志碧 | 申请(专利权)人: | 北京思比科微电子技术股份有限公司 |
主分类号: | H04N5/335 | 分类号: | H04N5/335;H04N5/341 |
代理公司: | 北京凯特来知识产权代理有限公司 11260 | 代理人: | 郑立明;赵镇勇 |
地址: | 100085 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图像传感器 | ||
技术领域
本实用新型涉及一种数据传输技术,尤其涉及一种图像传感器。
背景技术
随着图像摄录技术的高速发展,高品质的图像传感器越来越深入人们的生活,而大量的图片拍摄工作要求图像传感器能够快速准确地将拍摄下来的图像传输出去。同时,越来越多的中低价位的设备中也需要用到图像传感器,因此需要为相应的设备开发与图像传感器连接的数据交互接口。
现有技术包括由图像传感器直接输出图像,即主动输出图像的方式;或者在装备图像传感器的设备上专门配备用于与图像传感器进行数据交互的接口,进行数据的传输和控制。
以上方式至少包含以下缺点:
使用主动输出方式是图像传感器日前应用较多的数据传输方法,但这种方法要求上位机主控芯片在连接图像传感器后,就要根据图像传感器送出数据的时序进行实时接收。这种方法在上位机主控芯片负载不大,任务不多时是可以实现的,但目前大部分手机都具备很多多媒体功能,当其他任务也在运行时,图像传感器传送的大量数据就会造成上位机主控芯片大量的时间和空间被占用,造成其他任务无法执行或自身图像数据在传输过程中丢失。这种图像传感器已经不能适应现在的多功能手机应用。如果因为图像传感器自身不具备被动传输图像数据的能力,而在上位机主控芯片上另行连接其他芯片达到控制数据传输的目的,增加了芯片尺寸,提高成本;这种方式的便携式设备价格高,不利于市场推广。
实用新型内容
本实用新型的目的是提供一种图像传感器,能够在不增加芯片尺寸的前提下,使用被动输出的方式控制输出数据。
本实用新型的目的是通过以下技术方案实现的:
本实用新型的图像传感器,包括相互连接的图像传感模块和图像处理模块,所述图像处理模块通过并行总线接口与上位机主控芯片连接,所述并行总线接口包括缓存控制模块、缓存、中断信号生成模块。
由以上所述可以得知,本实用新型的图像传感器,通过增加并行总线接口,能利用其中的缓存保存来自图像信号处理模块的图像数据,当缓存中保存的数据达到与上位机主控芯片约定的数据上限后,缓存控制模块向中断信号生成模块发送控制命令,中断信号生成模块生成中断信号并发送给上位机主控芯片。上位机主控芯片进入图像接收模式,并发送片选信号和读取信号至缓存控制模块,通过缓存控制模块从缓存中读出数据。因此,图像传感器中的数据首先被保存在缓存中,而不是直接向上位机主控芯片发送,数据的发送频率由上位机主控芯片控制,从而实现图像传感器被动向上位机主控芯片发送数据。
附图说明
图1为本实用新型图像传感器具体实施例的结构示意图;
图2为本实用新型图像传感器具体实施例的工作步骤示意图;
图3为本实用新型图像传感器具体实施例的工作流程示意图;
图4为本实用新型的具体实施例的图像传输时序图。
具体实施方式
本实用新型的图像传感器,其较佳的具体实施方式如图1所示,包括相互连接的图像传感模块和图像处理模块,所述图像处理模块通过并行总线接口与上位机主控芯片连接,所述并行总线接口包括缓存控制模块、缓存、中断信号生成模块。并行总线接口包括EMI并行输出总线。EMI并行输出总线(External Memory Interface)外部存储器接口并行输出总线,是一种用于连接外部设备与主控芯片或协处理器等设备的接口总线。
所述缓存控制模块与上位机主控芯片连接。
所述缓存控制模块与缓存和中断信号生成模块分别连接。
所述中断信号生成模块与上位机主控芯片连接。
本实用新型中,图像传感模块用于对光进行光电转换,图像信号处理模块用于优化来自图像传感模块的图像信号,用于连接图像信号处理模块和上位机主控芯片的并行总线接口能够对图像数据进行缓存并控制输出。
其中并行总线接口包括但不限于用于控制输出图像传感模块中图像数据的EMI并行输出总线。
优选的,使用EMI并行输出总线接口,能使用该接口模块保存经过优化的图像数据,再通过至上位机主控芯片控制输出该数据,实现被动输出图像数据的目的。
本发明所述的图像传感器接收来自上位机主控芯片的控制信号,并回传反馈控制信号,通过控制信号上位机主控芯片实现对整个图像传感器的控制。
EMI并行总线接口包含缓存控制模块,缓存,中断信号生成模块。缓存控制模块接收来自上位机主控芯片的片选信号和读取信号,并传送数据至上位机主控芯片。缓存保存来自缓存控制模块的数据。中断信号生成模块用于接收来自缓存控制模块的控制信号生成中断信号,并将中断信号传送至上位机主控芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京思比科微电子技术股份有限公司,未经北京思比科微电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201020196421.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电视机的机壳结构
- 下一篇:智能型双CMOS摄像机