[实用新型]基于NiosⅡ软核CPU的LCD控制器

权利要求书

1.一种基于NiosⅡ软核CPU的LCD控制器，包括：一个大规模现场可编程门阵列FPGA芯片和一个片外同步动态随机存取存储器(5)，所述FPGA芯片中嵌有一个NiosⅡ软核CPU(1)、一个Avalon总线模块(2)和一个同步动态随机存取存储器的控制模块(4)，其特征是：所述NiosⅡ软核CPU(1)通过Avalon总线模块(2)还与一个LCD控制模块(3)相连，所述LCD控制模块(3)与LCD显示器(6)连接。

2.根据权利要求1所述的基于NiosⅡ软核CPU的LCD控制器，其特征是：所述LCD控制模块(3)由直接存储器访问模块(7)、主控制模块(9)和LCD时序发生器模块(10)构成，所述直接存储器访问模块(7)内还设有一个先进先出的缓存器模块(8)；

所述直接存储器访问模块(7)的数据与指令端口挂在Avalon总线模块(2)的主端口上，通过同步动态随机存取存储器的控制模块(4)，读取片外同步动态随机存取存储器(5)中的图像数据，并送到内部的先进先出的缓存器模块(8)中进行缓存，先进先出的缓存器模块(8)根据LCD时序发生器模块(10)输入的读信号，向LCD时序发生器模块(10)传输图像数据，LCD时序发生器模块(10)按照LCD显示器(6)要求的时序顺序将读取的图像数据输出到LCD显示器(6)，所述先进先出的缓存器模块(8)与直接存储器访问模块(7)之间通过数据通道连接；

所述主控制模块(9)的数据与指令端口挂在Avalon总线模块(2)的从端口上与NiosⅡ软核CPU(1)连接，NiosⅡ软核CPU(1)通过主控制模块(9)对直接存储器访问模块(7)和LCD时序发生器模块(10)进行连接和控制，LCD时序发生器模块(10)与LCD显示器(6)连接。

3.根据权利要求2所述的基于NiosⅡ软核CPU的LCD控制器，其特征是：所述主控制模块(9)中包含了3个相互独立的寄存器模块，即：控制器寄存器模块(11)、起始地址寄存器模块(12)和长度寄存器模块(13)；所述控制器寄存器模块(11)用于控制直接存储器访问模块(7)和LCD时序发生器模块(10)运行和停止；所述起始地址寄存器模块(12)用于指示直接存储器访问模块(7)读取片外同步动态随机存取存储器(5)中的图像数据地址的起始地址寄存器；所述长度寄存器模块(13)用于指示直接存储器访问模块(7)读取片外同步动态随机存取存储器(5)中的图像数据长度的长度寄存器。