[实用新型]一种总线式条码解码芯片

说明书

【技术领域】

本实用新型属于条码技术领域，特别地，涉及一种总线式条码解码芯片。

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码，是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较高，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Data Matrix、OR码等。

通常来说，条码识别的实现方式为，通过光学图像传感阵列获取条码图像，利用处理器对条码图像进行图像处理，以获取码字，根据一定编码规律对所获取的码字进行解码，以获取条码中所隐含的信息。

现有的条码解码处理一般是利用软件解码的方式实现，需要在处理器中写入实现解码算法的一系列软件程序，软件程序容易被反向工程所破解；由于单个处理器只能同时针对一种特定类型的条码格式进行解码处理，因此解码速度较慢，不能处理多种格式类型的条码；再者，由于实现条码解码的软件算法较为复杂，因此所采用的处理器一般而言为高端的处理器(如32位处理器)，由于高端的处理器价格较为昂贵，因此造成成本升高。

一般而言，若普通设备需要集成条码解码功能，需要使用人工布线的方式将条码识别设备与现有的处理器通过各种通信协议相连，如使用I²C(Inter-Integrated Circuit，内部集成电路)总线将条码识别设备与处理器互连，如此一来，会极大地拖慢研发进度，加大研发人员负担。

因此，针对现有技术存在的以上不足，亟需提供一种条码解码方案，能够实现将条码解码芯片与普通微处理器的总线相连，从而减轻研发人员负担，更具有使用方便、解码速度更快、成本更低、并能够处理多种不同编码类型的条码图像的功能。

【实用新型内容】

为了克服现有技术存在的成本增加、布线困难、解码流程容易被破解、解码速度较慢以及解码类型单一等缺点，本实用新型提供了一种总线式条码解码芯片，以克服上述问题。

本实用新型提供一种总线式条码解码芯片，包括：数据存储器，用于存储条码图像；寄存器组，包括命令寄存器和数据寄存器，命令寄存器用于暂存命令，数据寄存器用于暂存数据；条码解码流水线，用于处理条码图像；主控逻辑模块，从命令寄存器获取处理命令，根据处理命令将数据存储器中存储的条码图像传输至条码解码流水线进行解码；总线接口，从外部总线接收命令至命令寄存器。

根据本实用新型的一个优选实施例，总线接口进一步从外部总线接收条码图像至数据寄存器，主控逻辑模块将条码图像传输至数据存储器。

根据本实用新型的一个优选实施例，总线式条码解码芯片进一步包括配置存储器，配置存储器与寄存器组电连接，用于存储条码解码流水线工作时的运算参数以及查表数据，条码解码流水线通过主控逻辑模块以及寄存器组从配置存储器获取运算参数以及查表数据。

根据本实用新型的一个优选实施例，总线式条码解码芯片进一步包括配置存储器，配置存储器设置在条码解码流水线内部，用于存储条码解码流水线工作时的运算参数以及查表数据。

根据本实用新型的一个优选实施例，总线式条码解码芯片包括由硬件逻辑实现的多个条码解码流水线，多个条码解码流水线对条码图像进行并行处理。

根据本实用新型的一个优选实施例，总线接口包括基本输入输出引脚、命令锁存使能引脚、地址锁存使能引脚、片选引脚、写使能引脚以及读使能引脚。

根据本实用新型的一个优选实施例，总线式条码解码芯片进一步包括用于获取条码图像的光学图像传感阵列。