[实用新型]一种减少穿通时间的可控硅结构

说明书

技术领域

本实用新型涉及一种减少穿通时间的可控硅结构。

背景技术

目前常规可控硅生产工艺，3时芯片，片厚在200到230微米之间，常规高温穿通条件：1270度，160-180小时，而在生产4时或4时以上芯片时，为了保证工作过程中硅片不破裂或少破裂，片厚必须加厚至250-260微米，而穿通扩散与其它常规扩散一样，扩散过程越往后速度越慢，为达到穿通效果250的片厚穿通时间要达500小时(1270度)以上，260厚的更是超过650小时(1270度)甚至有时无法穿通，生产中极大的影响了生产效率，生产过程极慢，且长时间的高温扩散对器件的少子寿命损害极大，电压水平降低，硅片变脆，破片率也变高，实际生产中基本无法实施。

实用新型内容

本实用新型的目的是提供一种减少穿通时间的可控硅结构。

本实用新型采用的技术方案是：

一种减少穿通时间的可控硅结构，包括阴极区、P-短基区、长基区、台面槽和硼穿通扩散区，所述台面槽内覆有玻璃钝化层，所述硼穿通扩散区设于长基区的左右两侧，所述每个硼穿通扩散区的上下两角均开有穿通槽，所述穿通槽的深度为10-20μm。

本实用新型为减少穿通时间，采用挖槽的形式对穿通环部分厚度进行减薄，形成穿通槽，使得实际需要穿通的厚度等于或小于230微米，使得穿通时间小于180小时，达到或低于常规稳定工艺条件。

附图说明

图1为本实用新型的结构示意图。

其中：1、穿通槽，2、硼穿通扩散区，3、P-短基区，4、阴极区，5、台面槽，6、玻璃钝化层，7、长基区。

具体实施方式

如图1所示，本实用新型的一种减少穿通时间的可控硅结构，包括阴极区4、P-短基区3、长基区7、台面槽5和硼穿通扩散区2，台面槽5内覆有玻璃钝化层6，硼穿通扩散区2设于长基区7的左右两侧，每个硼穿通扩散区2的上下两角均开有穿通槽1，穿通槽1的深度为10-20μm。