[实用新型]一种信号处理系统及数字接收机无效
申请号: | 201020259818.2 | 申请日: | 2010-07-14 |
公开(公告)号: | CN201733292U | 公开(公告)日: | 2011-02-02 |
发明(设计)人: | 郑伟亮 | 申请(专利权)人: | 深圳信息职业技术学院 |
主分类号: | H04B1/06 | 分类号: | H04B1/06;H04B1/00 |
代理公司: | 深圳中一专利商标事务所 44237 | 代理人: | 张全文 |
地址: | 518029 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 信号 处理 系统 数字 接收机 | ||
1.一种信号处理系统,其特征在于,所述系统包括:
作为主处理器的、用于检测目标和恒虚警率的DSP芯片;
与所述DSP芯片连接的、作为所述DSP芯片的协处理器的,用于数字下变频和脉冲压缩的FPGA芯片。
2.如权利要求1所述的信号处理系统,其特征在于,所述系统还包括:
与所述FPGA连接的,用于将输入的模拟信号转换成数字信号的模数转换器。
3.如权利要求1所述的信号处理系统,其特征在于,所述DSP芯片具体包括:
目标检测模块,用于检测目标;
恒虚警率检测模块,用于检测恒虚警率。
4.如权利要求3所述的信号处理系统,其特征在于,所述目标检测模块包括:
动目标检测单元,用于检测动目标。
5.如权利要求2所述的信号处理系统,其特征在于,所述FPGA芯片包括:
用于产生数字正弦信号序列和数字余弦信号序列的数字振荡器;
与数字振荡器连接的用于混频模数转换器输出的数字信号及数字振荡器产生的数字余弦信号序列的第一数字乘法器和用于混频模数转换器输出的数字信号及数字振荡器产生的数字正弦信号序列的第二数字乘法器;
分别与第一数字乘法器和第二数字乘法器依次连接的低通滤波器、用于调整低通滤波器的输出幅度的增益控制模块和用于脉冲压缩的脉冲压缩模块;
所述DSP芯片设置有用于控制所述数字振荡器的频率、低通滤波器的参数、增益控制模块的增益参数及所述脉冲压缩模块的脉压参数的DSP控制接口。
6.一种数字接收机,其特征在于,所述数字接收机装有信号处理系统,所述信号处理系统包括:
作为主处理器的、用于检测目标和恒虚警率的DSP芯片;
与所述DSP芯片连接的、作为所述DSP芯片的协处理器的,用于数字下变频和脉冲压缩的FPGA芯片。
7.如权利要求6所述的数字接收机,其特征在于,所述信号处理系统还包括:
与所述FPGA连接的,用于将输入的模拟信号转换成数字信号的模数转换器。
8.如权利要求6所述的数字接收机,其特征在于,所述DSP芯片具体包括:
目标检测模块,用于检测目标;
恒虚警率检测模块,用于检测恒虚警率。
9.如权利要求8所述的数字接收机,其特征在于,所述目标检测模块包括:
动目标检测单元,用于检测动目标。
10.如权利要求7所述的数字接收机,其特征在于,所述FPGA芯片包括:
用于产生数字正弦信号序列和数字余弦信号序列的数字振荡器;
与数字振荡器连接的用于混频模数转换器输出的数字信号及数字振荡器产生的数字余弦信号序列的第一数字乘法器和用于混频模数转换器输出的数字信号及数字振荡器产生的数字正弦信号序列的第二数字乘法器;
分别与第一数字乘法器和第二数字乘法器依次连接的低通滤波器、用于调整低通滤波器的输出幅度的增益控制模块和用于脉冲压缩的脉冲压缩模块;
所述DSP芯片设置有用于控制所述数字振荡器的频率、低通滤波器的参数、增益控制模块的增益参数及所述脉冲压缩模块的脉压参数的DSP控制接口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳信息职业技术学院,未经深圳信息职业技术学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201020259818.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种具有优良散热效果的LED背光源
- 下一篇:电动升降机用摩擦离合器