[实用新型]基于FPGA的SDRAM双口图像数据读写控制器

说明书

技术领域

本实用新型涉及一种数据读写控制器，尤其涉及一种基于FPGA的SDRAM双口图像数据读写控制器。

背景技术

纸币清分机是采用机电一体化结构，可同时实现人民币纸币的点钞、计数，识别真假、残破、新旧及对不同几何尺寸、不同版别的人民币纸币的清理分选归类。纸币清分机具有速度快、噪音小、耗能少、重量轻等特点，克服了现有点钞机的不足，减轻了金融部门出纳人员劳动强度，同时提高工作效率，是各金融部门可选的一种理想的金融机具。

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA也被应用到了纸币清分机的制造领域中，但目前纸币清分机的图像处理过程中常会遇到采集、存储、转发图像数据同时进行的情况，前端采集部分和存储转发部分两侧的速度不同步，这样会造成数据存储和转发的冲突，从而影响了纸币清分的速度，使用双口的SRAM能解决这一问题，但双口的SRAM价格过于昂贵。

实用新型内容

本实用新型的目的是提供一种基于FPGA的SDRAM双口图像数据读写控制器，它具有的两片SDRAM以乒乓方式工作，从而提高了纸币清分机的清分速度。

本实用新型的上述目的是通过以下技术方案实现的：

一种基于FPGA的SDRAM双口图像数据读写控制器，其中，包括主控制芯片FPGA、SDRAM芯片，所述SDRAM芯片有两片；所述主控制芯片FPGA内包括仲裁器、输入缓冲区、输出缓冲区；所述输入缓冲区、输出缓冲区、两片SDRAM芯片分别与仲裁器连接。

上述基于FPGA的SDRAM双口图像读写控制器，其中，所述主控制芯片FPGA内还包括两个SDRAM控制接口，所述两片SDRAM芯片分别通过两个SDRAM控制接口与仲裁器相连。

上述基于FPGA的SDRAM双口图像读写控制器，其中，所述主控制芯片FPGA连接有USB2.0芯片。

上述基于FPGA的SDRAM双口图像读写控制器，其中，所述SDRAM芯片内置有数据初始化模块。

上述基于FPGA的SDRAM双口图像读写控制器，其中，所述主控芯片FPGA中还包括一多端口数据控制模块，所述多端口数据控制模块与所述仲裁器相连。

由于采用了上述技术本实用新型基于FPGA的SDRAM双口图像数据读写控制器相比于现有技术具有以下优点：

1. 充分利用FPGA主控芯片的灵活性，使用两片SDRAM以乒乓方式工作，在不使用价格昂贵的SRAM的情况下解决了现有技术中FPGA主控芯片进行数据存储和转发的冲突，影响了清分的速度的问题。

2. 安装有USB2.0芯片，可将图像数据传输到电脑，方便调试和使用。

附图说明

图1是本实用新型基于FPGA的SDRAM双口图像数据读写控制器的结构示意图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步的说明：

请参见图1所示的一种基于FPGA的SDRAM双口图像数据读写控制器，其中，包括主控制芯片FPGA1、SDRAM芯片5，所述SDRAM芯片5有两片；所述主控制芯片FPGA1内包括仲裁器2、输入缓冲区4、输出缓冲区3；所述输入缓冲区4、输出缓冲区3、两片SDRAM芯片5分别与仲裁器2连接，其中将FPGA作为主控制器，并在其中置有输入缓冲区4和输出缓冲区3，输出缓冲区3接收外部设备慢速数据流，经处理后写入到SDRAM芯片5，后者读取SDRAM芯片5中数据，为外围高速设备提供高速数据流。高速数据流按自定义数据包间续发送，在此间隔中执行慢速数据写入SDRAM芯片5和自动刷新SDRAM芯片5其内部数据的操作。

两片SDRAM芯片5以乒乓方式工作，一个用于接收新的数据、一个用于处理和转发，处理完一帧后交替缓冲区，之前接受的SDRAM芯片5用于处理和转发，之前用于处理和转发的用于接收。

主控制芯片FPGA1内还包括两个SDRAM控制接口8，所述两片SDRAM芯片5分别通过两个SDRAM控制接口8与仲裁器2相连，两个SDRAM控制接口8的加入使得使用时两片SDRAM芯片5可拆卸，出现故障后方便更换。

主控制芯片FPGA1连接有USB2.0芯片，可通过USB2.0芯片与计算机实现交流和数据传输。

SDRAM芯片5内置有数据初始化模块，初始化模块的加入使得SDRAM芯片5可进行初始化操作。