[实用新型]基于CPLD的8位色液晶屏显示控制驱动板

说明书

技术领域

本实用新型属于驱动电路板，具体涉及一种基于CPLD的8位色液晶屏显示控制驱动板。 

背景技术

针对嵌入式产品市场的显示，目前大家普遍接受TFT彩色液晶显示方式，各种各样的液晶屏目前已经得到了广泛的应用。目前用于控制驱动TFT彩色液晶屏的控制驱动模块主要是采用专门的液晶显示控制器系列芯片，该液晶显示控制器系列芯片，它指令简单，实现的功能单一，进行硬件连接复杂、芯片引脚顺序固定，芯片内部显示缓存容量小，并且读写不方便，需要计算液晶屏上的每个点相对应的缓存地址。 

发明内容

本实用新型所要解决的技术问题是提供一种基于GPLD的8位色液晶屏显示控制驱动板，该驱动板用于控制驱动8位色640*480分辨率TFT彩色液晶屏显示，功能指令丰富，整个电路连接简单、方便，操作简单、快捷。 

本实用新型的技术方案：一种基于CPLD的8位色液晶屏显示控制驱动板，它包括核心处理器模块1、数据缓冲模块2、显示数据锁存模块I3、显示数据锁存模块II4、外部CPU输入数据接口5和输出液晶屏控制信号接口6，外部CPU输入数据接口5的1脚、2脚通过导线接5V，外部CPU输入数据接口5的4脚通过导线与核心处理器模块1的51脚连接，外部CPU输入数据接口5的5脚通过导线与核心处理器模块1的50脚连接，外部CPU输入数据接口5的6脚通过导线与核心处理器模块1的49脚连接，外部CPU输入数据接口5的7脚通过导线 与核心处理器模块1的48脚连接，外部CPU输入数据接口5的8脚通过导线与核心处理器模块1的47脚连接，外部CPU输入数据接口5的9脚通过导线与核心处理器模块1的44脚连接，外部CPU输入数据接口5的10脚通过导线与核心处理器模块1的43脚连接，外部CPU输入数据接口5的11脚通过导线与核心处理器模块1的42脚连接，外部CPU输入数据接口5的13脚通过导线与核心处理器模块1的40脚连接，外部CPU输入数据接口5的14脚通过导线与核心处理器模块1的38脚连接，外部CPU输入数据接口5的15脚通过导线与核心处理器模块1的36脚连接，外部CPU输入数据接口5的16脚通过导线与核心处理器模块1的35脚连接，外部CPU输入数据接口5的17脚通过导线与核心处理器模块1的34脚连接，外部CPU输入数据接口5的18脚通过导线与核心处理器模块1的33脚连接，外部CPU输入数据接口5的19脚、20脚通过导线接地；核心处理器模块1的100脚通过导线与数据缓冲模块2的3脚连接，核心处理器模块1的99脚通过导线与数据缓冲模块2的4脚连接，核心处理器模块1的98脚通过导线与数据缓冲模块2的5脚连接，核心处理器模块1的97脚通过导线与数据缓冲模块2的6脚连接，核心处理器模块1的96脚通过导线与数据缓冲模块2的7脚连接，核心处理器模块1的95脚通过导线与数据缓冲模块2的16脚连接，核心处理器模块1的92脚通过导线与数据缓冲模块2的17脚连接，核心处理器模块1的91脚通过导线与数据缓冲模块2的18脚连接，核心处理器模块1的89脚通过导线与数据缓冲模块2的19脚连接，核心处理器模块1的87脚通过导线与数据缓冲模块2的20脚连接，核心处理器模块1的86脚通过导线与数据缓冲模块2的26脚连接，核心处理器模块1的85脚通过导线与数据缓冲模块2的27脚连接，核心处理器模块1的84脚通过导线与数据缓冲模块2的28脚连接，核心处理器模块1的83脚通过导线与数据缓冲 模块2的29脚连接，核心处理器模块1的82脚通过导线与数据缓冲模块2的30脚连接，核心处理器模块1的81脚通过导线与数据缓冲模块2的38脚连接，核心处理器模块1的78脚通过导线与数据缓冲模块2的39脚连接，核心处理器模块1的77脚通过导线与数据缓冲模块2的40脚连接，核心处理器模块1的76脚通过导线与数据缓冲模块2的41脚连接，核心处理器模块1的75脚通过导线与数据缓冲模块2的15脚连接，核心处理器模块1的74脚通过导线与数据缓冲模块2的9脚连接，核心处理器模块1的73脚通过导线与数据缓冲模块2的10脚连接，核心处理器模块1的72脚通过导线与数据缓冲模块2的13脚连接，核心处理器模块1的71脚通过导线与数据缓冲模块2的14脚连接，核心处理器模块1的70脚通过导线与数据缓冲模块2的31脚连接，核心处理器模块1的69脚通过导线与数据缓冲模块2的32脚连接，核心处理器模块1的68脚通过导线与数据缓冲模块2的35脚连接；数据缓冲模块2的8脚、37脚分别通过导线接地；显示数据锁存模块I3的9脚通过导线与核心处理器模块1的1脚连接，显示数据锁存模块I 3的8脚通过导线与核心处理器模块1的2脚连接，显示数据锁存模块I3的7脚通过导线与核心处理器模块1的3脚连接，显示数据锁存模块I3的6脚通过导线与核心处理器模块1的4脚连接，显示数据锁存模块I3的5脚通过导线与核心处理器模块1的5脚连接，显示数据锁存模块I3的4脚通过导线与核心处理器模块1的6脚连接，显示数据锁存模块I3的3脚通过导线与核心处理器模块1的7脚连接，显示数据锁存模块I3的2脚通过导线与核心处理器模块1的8脚连接，显示数据锁存模块I3的11脚通过导线与输出液晶屏控制信号接口6的34脚连接，显示数据锁存模块I3的12脚通过导线与输出液晶屏控制信号接口6的33脚连接，显示数据锁存模块I3的13脚通过导线与输出液晶屏控制信号接口6的32脚连接，显示数据锁存模块 I3的14脚通过导线与输出液晶屏控制信号接口6的31脚连接，显示数据锁存模块I3的15脚通过导线与输出液晶屏控制信号接口6的30脚连接，显示数据锁存模块I3的16脚通过导线与输出液晶屏控制信号接口6的29脚连接，显示数据锁存模块I3的17脚通过导线与输出液晶屏控制信号接口6的28脚连接，显示数据锁存模块I3的18脚通过导线与输出液晶屏控制信号接口6的27脚连接；显示数据锁存模块II4的9脚通过导线与核心处理器模块1的16脚连接，显示数据锁存模块II4的8脚通过导线与核心处理器模块1的17脚连接，显示数据锁存模块II4的7脚通过导线与核心处理器模块1的18脚连接，显示数据锁存模块II4的6脚通过导线与核心处理器模块1的19脚连接，显示数据锁存模块II4的11脚通过导线与输出液晶屏控制信号接口6的23脚连接，显示数据锁存模块II4的12脚通过导线与输出液晶屏控制信号接口6的22脚连接，显示数据锁存模块II4的13脚通过导线与输出液晶屏控制信号接口6的21脚连接，显示数据锁存模块II4的14脚通过导线与输出液晶屏控制信号接口6的20脚连接，输出液晶屏控制信号接口6的1脚、2脚、3脚通过导线与3.3V连接，输出液晶屏控制信号接口6的5脚、6脚、7脚通过导线与地连接。