[实用新型]列控应答器上行链路信号模拟装置有效
申请号: | 201020527469.8 | 申请日: | 2010-09-14 |
公开(公告)号: | CN201789500U | 公开(公告)日: | 2011-04-06 |
发明(设计)人: | 童云;薛军兴;陈文明 | 申请(专利权)人: | 深圳市远望谷信息技术股份有限公司 |
主分类号: | H04B1/38 | 分类号: | H04B1/38;H04B17/00 |
代理公司: | 深圳市中知专利商标代理有限公司 44101 | 代理人: | 孙皓;林虹 |
地址: | 518057 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 应答器 上行 信号 模拟 装置 | ||
技术领域
本实用新型涉及一种中国列车控制系统的应答器传输模块的测试设备,特别是一种应答器传输模块测试设备的信号模拟装置。
背景技术
应答器和应答器传输模块是中国列车控制系统CTCS系统中的关键设备之一,随着近年来国内客运专线的迅猛发展,它们将被大量用于国内160-350km/h铁路线路上。应答器用于向列车控制系统的车载设备无线传输定位信息、线路参数和临时限速等信息。列车控制系统的车载设备通过应答器传输模块BTM来接收这些重要信息。应答器传输模块的接收性能,特别是在高速过点时的接收性能,将直接影响高铁的运行速度。如何通过技术手段验证BTM高速过点时的接收性能,测试其确切的技术指标已经成为该设备进一步扩大应用和国产化时必须解决的重要难题之一。通过采用实物仿真的方法模拟车-地设备之间350km/h的相对运动是验证高速接收性能的方法之一。但该方法技术难度非常大,且对建设场地和资金投入的需求都非常高。而且该方法测试效率低,无法满足BTM量产测试的需要。
发明内容
本实用新型的目的是提供一种列控应答器上行链路信号模拟装置,要解决的技术问题是测试应答器传输模块在高速应用环境下的接收性能。
本实用新型采用以下技术方案:一种列控应答器上行链路信号模拟装置,所述列控应答器上行链路信号模拟装置由顺序连接的编码和控制单元、数字信号合成单元和数模信号转化单元连接构成;所述编码和控制单元用于接收测试系统发来的仿真应答器数据信息,完成编码生成报文;所述数字信号合成单元用于生成调制速率参考信号和数字FSK信号;所述数模转化单元将调制速率参考信号转化为模拟电信号,并通过放大整形后反馈回数字信号合成单元作为调制速率参考时钟,数模转化单元将数字FSK信号转化为模拟电信号,向标准参考天线输出。
本实用新型的编码和控制单元连接测试系统。
本实用新型的数模转化单元连接标准参考天线。
本实用新型的编码和控制单元采用数字信号处理器TMS320C5509A。
本实用新型的数字信号合成单元采用现场可编程阵列器EP3C40F484C8N。
本实用新型的数模信号转化单元采用数模转化芯片AD9767。
本实用新型与现有技术相比,模拟装置产生数字信号合成的仿真FSK调制信号,测试BTM的接收性能,仿真信号的各种性能参数能通过程序可控可调,能充分满足测试的各种需求,电路结构简单,成本低廉,具有较佳可控性,大大降低测试BTM接收性能的成本,提高测试效率,数字信号可存储回放,保证了测试结果的一致性。
附图说明
图1是本实用新型的电路框图。
图2-1是本实用新型的编码和控制单元电路原理图。
图2-2是本实用新型的编码和控制单元电路与测试系统的USB接口电路原理图。
图2-3是本实用新型的编码和控制单元外部数据总线电路原理图。
图2-4是本实用新型的存储器电路原理图。
图3-1是本实用新型的数字信号合成单元配置电路原理图。
图3-2是本实用新型的数字信号合成单元时钟输入输出电路原理图。
图3-3是本实用新型的数字信号合成单元与编码和控制单元、数模转化单元的接口电路原理图。
图4是本实用新型的数模转化单元电路原理图。
图5是本实用新型实施例生成的过点时单个应答器上行链路仿真信号图。
具体实施方法
下面结合附图和实施例对本实用新型做进一步详细说明。如图1所示,本实用新型的列控应答器上行链路信号模拟装置,具有顺序相连接的编码和控制单元、数字信号合成单元和数模转化单元。编码和控制单元与应答器传输模块测试系统通连接,数模转化单元接标准参考天线。
编码和控制单元与测试系统通过USB总线连接。所述测试系统为计算机,其中运行测试应用软件。编码和控制单元接收测试系统发送的需要模拟应答器的数据信息,进行编码,生成上行链路发送报文。编码和控制单元通过自己的I/O端口控制数字信号合成单元完成初始化操作,通过自己的外部数据总线访问数字信号合成单元,发送报文给数字信号合成单元进行FSK调制生成仿真数字信号。通过编码和控制单元,测试系统向数字信号合成单元设置信号模拟持续时间、前后两段模拟信号间隔时间参数。
数字信号合成单元内通过逻辑设计生成两路数字信号:上行链路FSK仿真数字信号和调制速率参考时钟信号,并将这两路信号输出给数模转化单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市远望谷信息技术股份有限公司,未经深圳市远望谷信息技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201020527469.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:便携式即时通信信息交换系统
- 下一篇:并联型多控开关触摸控制电路