[实用新型]一种时序控制模块

说明书

技术领域

本实用新型涉及一种时序控制模块，尤其是一种用于控制主板上电时序的时序控制模块。

背景技术

芯片组是主板的重要组成部分，几乎决定着主板的全部功能。主板的芯片组通常包括南桥芯片和北桥芯片，其中，南桥芯片主要负责外围设备的数据处理与传输，一旦南桥芯片出现问题，则会导致外围设备无法使用，北桥芯片负责与CPU联系并控制内存，提供对CPU的类型和主频、系统的前端总线频率、内存的类型和最大容量等的支持。

使用不同的电源为主板上的南桥和北桥芯片上电时，由于不同的电源在开启之后会在不同的时间内爬升至其峰值，从而从南桥和北桥芯片输出的信号时序会有不同。这样，当使用不同的电源控制主板上的南桥和北桥芯片上电时，有可能没有按照预期上电时序控制主板上电，导致主板上电时序错乱，这样对不同的电源兼容性不好。

实用新型内容

本实用新型的目的是提供一种能够控制主板正常上电时序的控制模块。

本实用新型解决其技术问题所采用的技术方案是：

一种时序控制模块，其包括一控制主板上电的芯片、第一分压电路、第二分压电路和第三分压电路，所述第一分压电路包括电阻R11及与其相连接的并联电阻R12、R13，所述第二分压电路包括电阻R21及与其相连接的并联电阻R22、R23，所述第三分压电路包括电阻R31及与其相连接的并联电阻R32、R33，所述芯片设有输入电压针脚VIN；

所述第一分压电路的电阻R11的一端连接第一电源，另一端连接所述并联电阻R12、R13的共同端，所述并联电阻R12、R13的另一端连接分压电阻R1，R1的另一端接地；所述第二分压电路的电阻R21的一端连接第二电源，另一端连接所述并联电阻R22、R23的共同端，所述并联电阻R22、R23的另一端连接分压电阻R1，且与所述第一分压电路相交于共同点C；所述第三分压电路的电阻R31的一端连接第三电源，另一端连接所述并联电阻R32、R33的共同端，所述并联电阻R32、R33的另一端连接分压电阻R1，且连接于共同点C，所述共同点C与所述芯片的输入电压针脚VIN连接。

上述时序控制模块，其中，所述R1为20K欧姆，所述R11为240K欧姆，R12、R13为12K欧姆，所述R21为402K欧姆，R22、R23为10K欧姆，所述R31为1.21M欧姆，R32、R33为160K欧姆。

上述时序控制模块，其中，所述第一电源为+3.3V，所述第二电源为+5V，所述第三电源为+12V。

上述时序控制模块，其中，所述芯片型号为U527。

上述时序控制模块，其中，所述芯片的针脚VCC与一+3.3V备用电源连接。

与现有技术相比，本实用新型只有在各种输入电压均达到峰值后产生一个高电平信号控制主板上电，保证了不同电源控制主板上电的上电时序。

附图说明

图1是本实用新型时序控制模块较佳实施方式的电路图；

图2是本实用新型时序控制模块较佳实施方式的时序图。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的限定。

请参看图1，本实用新型时序控制模块包括第一分压电路10、第二分压电路20、第三分压电路30以及芯片50，芯片50设有一输入电压针脚VIN，一与+3.3V备用电源相连为芯片50供电的针脚VCC及一输出电平针脚ENOUT。第一分压电路10的电阻R11的一端连接第一电源+3.3V，另一端连接并联电阻R12、R13的共同端，并联电阻R12、R13的另一端连接分压电阻R1，R1的另一端接地；第二分压电路20的电阻R21的一端连接第二电源+5V，另一端连接并联电阻R22、R23的共同端，并联电阻R22、R23的另一端连接分压电阻R1，且与第一分压电路10相交于共同点C；第三分压电路30的电阻R31的一端连接第三电源+12V，另一端连接并联电阻R32、R33的共同端，并联电阻R32、R33的另一端连接分压电阻R1，且连接于共同点C，共同点C与芯片50的输入电压针脚VIN连接。其中，R1为20K欧姆，R11为240K欧姆，R12、R13为12K欧姆，R21为402K欧姆，R22、R23为10K欧姆，R31为1.21M欧姆，R32、R33为160K欧姆。